PARWAN-CPU-状态机设计.docVIP

基于FPGA的数字系统设计 大作业 学号： 姓名： 邢武天 班级： 130914 题目一：设计利用分层结构设计 Control Section Structure：s1…s9（如下图所示） Inputs and outputs of PARWAN control sections: –Applied to, categories, signal name, functions 实验过程 1.1 创建工程 （1） 打开ISE13.x软件，选择File-New Project在弹出的对话框中输入工程名和路径。 （2） 单击下一步选择所使用的芯片。Spartan3E开发板的芯片型号为Spartan3E XC3S500E芯片，FG320封装。 （3） 单击Next，进入工程信息页面，确认无误后，点击Finish完成工程的创建。 1.2 测试文件 (1) 选择菜单栏中的Project-New Source。 (2) 在Select Source Type窗口中，选择左侧的VHDL Test Bench,在右侧File Name栏中输入文件名par_control_unit_tb (3) 单击Next按钮，选择关联文件。 1.3 实验截图 实验代码 在实现过程中，除了定义