6 高密度可编程逻辑器件.ppt

式中共有7个乘积项，它们是 用这些乘积项表示式，可得 图 9 – 22 例2化简的卡诺图 图 9 – 23 例2的FPLA的阵列图 4. PAL电路 图 9 – 24 PAL的基本结构 图 9 – 25 PAL的四种输出结构 (a) 专用输出结构； (b) 可编程I/O结构； (c) 寄存器输出结构； (d) 异或型输出结构 * 第九章 半导体存储器和可编程逻辑器件 第九章 半导体存储器和可编程逻辑器件 9.1 半导体存储器 9.2 可编程逻辑器件PLD 9.1 半导体存储器 9.1.1 只读存储器ROM 图 9 —1 N字M位ROM结构 图 9 – 2 二极管ROM结构图 表 9 – 1 图 9 - 2 ROM的数据表 9.1.2 ROM在组合逻辑设计中的应用 例如，在表9 -1 中，将输入地址A1A0视为输入变量，而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、D1、 D0就是A1、A0的一组逻辑函数。 图 9 - 3ROM的与或阵列图 (a) 框图； (b) 符号矩阵 用ROM实现逻辑函数一般按以下步骤进行： (1) 根据逻辑函数的输入、输出变量数，确定ROM容量，选择合适的ROM。 (2) 写出逻辑函数的最小项表达式，画出ROM阵列图。 (3) 根据阵列图对ROM进行编程。 例 1 用ROM实现四位二进制码到格雷码的转换。 解 (1) 输入是四位二进制码B3~B0，输出是四位格雷码，故选用容量为24×4的ROM。 (2) 列出四位二进制码转换为格雷码的真值表，如表 9 - 2 所示。由表可写出下列最小项表达式： 表 9 – 2 四位二进制码转换为格雷码的真值表 图 9 – 4 四位二进制码转换为四位格雷码阵列图 9.1.3 ROM的编程及分类 1. 掩膜ROM 掩膜ROM中存放的信息是由生产厂家采用掩膜工艺专门为用户制作的，这种ROM出厂时其内部存储的信息就已经“固化”在里边了，所以也称固定ROM。它在使用时只能读出，不能写入，因此通常只用来存放固定数据、固定程序和函数表等。 2. 可编程ROM(PROM) 图 9 – 5 熔丝型PROM的存储单元 图 9 – 6 PN结击穿法PROM的存储单元 3. 可擦除的可编程ROM(EPROM) 图 9 – 7 SIMOS管的结构和符号 (1) EPROM的存储单元采用浮栅雪崩注入MOS管 (2) E2PROM的存储单元 图 9 – 8 E2PROM的存储单元 图 9 – 9 Flotox管的结构和符号 (3) 快闪存储器(Flash Memory) 图 9 – 10 快闪存储器 (a) 叠栅MOS管；(b) 存储单元 9.1.4 随机存取存储器(RAM) 1. 静态随机存储器(SRAM) (1) 基本结构。SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成，其框图如图 9 -11所示。 图 9 – 11 SRAM的基本结构 (2) SRAM的静态存储单元。 图 9 - 12SRAM存储单元 (a) 六管NMOS存储单元； (b) 六管CMOS存储单元 2. 动态随机存储器(DRAM) 图 9 – 13 动态MOS存储单元 (a) 四管动态MOS存储单元； (b) 单管动态MOS存储单元 9.1.5 存储器容量的扩展 1. 位数的扩展 图 9 – 14 RAM的位扩展连接法 2. 字数的扩展 图 9 – 15 RAM的字扩展 9.2 可编程逻辑器件PLD 1. PLD器件的发展概况 2. 可编程逻辑器件的特点 减少系统的硬件规模。 (2) 增强逻辑设计的灵活性。 (3) 缩短系统设计周期。 (4) 简化系统设计，提高系统速度。 (5) 降低系统成本。 9.2.1 PLD的电路简介 1. 基本门电路的PLD表示法 图 9 – 16 PLD输入缓冲器 图 9 – 17 与门表示法 图 9 – 18 PLD连接法 图 9 – 19 与门的省缺情况 2. PROM电路的PLD表示法 图 9 – 20PROM电路的PLD表示法 3. FPLA电路的PLD表示 图 9 – 21 FPLA电路的PLD表示法 例 2 试用FPLA实现例1要求的四位二进制码转换为格雷码的转换电路。 解 用卡诺图对表 9 - 2 进行化简，如图 9 - 22 所示，则得 *