FPGA入门教程 Basys2.pptxVIP

BASYS2开发板入门;该开发板的官方网站：（提供了一些资料如schematic、 reference manual 等等）/Products/Detail.cfm?NavPath=2,400,790Prod=BASYS2;一、首先打开ISE工具，新建一个工程;弹出如下对话框，填写所要新建的工程名（如这里的工程名：led_flash）和工程所在位置（如这里的:D:\study\verilogHDL\experiment\led_flash）,这些都可以根据你自己的方便选择，然后点击Next;这里要注意，我们的实验板是Spartan3E-XC3S100E-CP132，以前我们不需要把程序烧进板子里，所以可以乱选，但这次一定要根据板子选择芯片类型。然后点击Next。;以前ISE版本可能没有自带的simulator（仿真器），但现在一般都自带有ISim（VHDL/Verilog） ,其实如果你安装上了Modelsim仿真工具也可以选择其它的仿真工具。这里我们就选择ISim（VHDL/Verilog）就可以了。然后点击Next。;选择Verilog Module，右侧输入文件名（文件名不能由数字开头），点Next进入下一步。;弹出Define Module后，不管它，直接点击Next进入下一步，弹出Summary后也不管，直接点击Next进入下一步。;本次实验是点亮实验板上的LED灯，我们这里可以用一个output 来表示led的输出端口。实验板上有8个LED灯，所以位宽为8。 当你想点亮一个LED灯，只需给该led灯赋值‘1’高电平而其他位为‘0’； 例如点亮第一个led灯，则：led = ; 这样的可以了，方法有很多种， 仅供示范。 由于我们做的实验是流水灯，灯的闪烁是流动的，所以led的状态变换应该由时钟 clk来决定，而Spartan3E的时钟频率为50Mhz，所以我们应该适当的对时钟分频， 才能看得清楚led的流动。;代码编辑完毕后，检查有无语法错误，选择Synthesize-XST下的“Check Syntax”。如下图所示：;双击Design Summary/Reports 可以看到各种报告。;例如在红框内我们可以看到我们设计的流水灯用了多少个Flip Flops（触发器），多少个 LUT（查找表）等。;Isim工具可以进行级仿真（一般综合完成后进行仿真，也可以在综合前进行仿真）和布局布线后仿真（编译完成后才可以进行该仿真），在.v文件写好并综合后可以进行行为级仿真，如图所示：;新建testbench文件，选择Verilog Test Fixture文件类型，命名即可，点击Next进入下一步。;弹出如下对话框，这个对话框是让你选择关联的测试模块（比如你的工程中有多个模块存在，就要选择你所要仿真的模块关联到一起去），此处我们只有一个led_flash_top模块，选择它，点击Next进入下一步。会在弹出概要（summary）也直接点击Next进入下一步。;弹出testbench的编辑文档，编辑好testbench后，会发现左边面板的设计平台中没有test_led.v文件，此时在view处选择simulation才会出现test_led.v文件（因为仿真文件仅仅用来仿真，在选择implementation时是看不到test_led.v文件的），如下图所示。;注意！在真正进行仿真之前要根据实际情况来修改仿真模块中的某些参数，（我们知道basys2的clk时钟频率为50MHz（T=20ns），即一秒钟单单clk信号就将产生1亿次翻转（约为95M的数据量），比如我们的led灯1秒钟左移移位，一个循环下来得花费很多的内存和时间（几乎是不可能得到结果的），所以我们必须把一秒钟左移改成更小左移隐藏（比如这里改为100ns左移一次，即speed=32’d5）,虽然100ns的维持时间在实际下载到开发板上是看不到现象的，但在电脑上是有很好的仿真效果的。故而将模块的部分代码改为如下所示：） 更改完好后现在可以进行仿真了，先进行Behavior Check Syntax（选中双击或右键run即可），无误后可以进行simulate behavior model （选中双击或右键run即可），如图所示。;得到如下仿真波形，仿真波形窗口有几个常用的工具比如全部预览（full view）、放大/缩小（可以按住ctrl+滚轮）、左右移动（按住shift+滚轮）等等。 从图中可以看到在开始部分是红色显示（表示不确定信号），但是我们都知道，在数字电路中逻辑状态或高或低，必为其中的一个，不可能有不确定状态存在（即使有也会很短暂）。这就是行为级仿真，它不可能完全真实仿真实际的电路工作情况。因此我们还有布局布线后的仿真，这将能更好的处理开始