- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于DSP 芯片TMS320F2812 的振镜式激光打标控制器设计
基于 DSP 芯片 TMS320F2812 的振镜式激光打标控制器设计
随着激光打标机应用范围的不断扩大,对激光打标的速度和精度要求也越来
越高。TI(德州仪器)公司的 TMS320F2812 DSP,是专门为工业控制应用而设计的
高速处理器,应用其来开发激光打标控制器具有实际意义,文中设计的激光打标
控制器应用前景广阔。
1 控制器的工作原理
振镜式激光打标控制器上位机是安装了打标软件的计算机,文字和图形通过
图像处理成大量的打标数据,并在打标软件界面上显示出效果图。打标数据由
USB 总线传输到扩展存储器 RAM 上,再由 DSP 按顺序取出送入到 D/A 转换芯片中,
D/A 芯片转换后输出-5~5 V 的模拟电压驱动扫描振镜和控制激光电源的功率,
并由一路 GPIO(通用输入/输出)引脚控制激光能量的开关,x、y 轴振镜控制激光
焦点在二维平面上有序移动来完成各种形式的文字、图形打标。
2 振镜式激光打标控制器的硬件电路设计
系统的原理框图如图 1 所示。振镜式激光打标控制器主要有 USB 通讯电路、
扩展存储器电路、D/A 转换电路和 CPLD 电路。
2.1 USB 通讯接口
USB 通讯模块采用 Cypress 公司的CY7C68013,USB 与DSP 的连接方法有FIFO
和 GPIF 两种,在本系统中采用了 FIFO 方式,读写信号由 CPLD 和 DSP 提供。USB
芯片的 SLOE 连接到 DSP 的外部中断,其他控制信号由DSP 通过 CPLD 译码后与
USB 芯片连接,DSP 的数据线和两路地址线直接与USB 相连。
2.2 高速 D/A 转换电路
数模转换部分为控制器的关键部分。本系统中需要三路 D/A,分别控制振镜
x 轴和振镜 y 轴以及激光功率。对于本系统 AD7836 的主要技术参数都符合要求:
(1)单片 4 路 14 位 D/A 转换;(2)电压输出,最大电压输出范围是±10 V;(3)
输出电压的建立时间典型值为 16 μ s。
D/A 电压分辨率为:5 V/213=O.61 mV。双极性和单极性电压输出相比电路
省去了改变电压极性的运算放大器,使电路得到简化。
Ad7836 支持与 16 位以上微处理器和 DSP 的接口,包括 14 位数据线,3 位地
址线 A0、A1、A2,控制信号 CS、CLR、WR、SEL。CS 处于低电平是 AD7836 被选
中;只有 CLR 处于高电平时 D/A 转换器内部数据寄存器值才能控制模拟电压输出
值;WR为低电平有效,可以联合 CS 使数据写入输入缓存器内。SEL 为高电平时用
户设定的寄存器 E 值输出到 VOUT,故可接地。当系统工作时,由于采用外部接
口XINTF,对D/A 芯片的操作和从 SRAM 中读写数据一样,控制D/A 芯片的外部
接口 2 区的起始地址是 0X08 0000。可以在程序中随时改变相应值来控制D/A 转
换的电压值,进而控制打标点的位置。如要打标图片,则可以按逐行扫描的方式
输出各打标点的位置和激光能量。
DSP 与 AD7836 的引脚连接如图 2 所示。
由于使用的振镜的驱动电压范围也是±5 V,在本系统中各通道的参考电压
VREF(+)和 VREF(-)分别接±2.5 V。精确±2.5 V参照电压在硬件电路设计中采
用 Microehip 公司的专用 2.5 V 电压基准源MCPl525 和 OP 运算放大器 MCP606。
如图 3 所示,+2.5 V 的电压基准由MCPl525 产生后,为了降低噪音,采用了 RC
低通滤波和 MCP606,在这里MCP606 作为电压跟随器使用。如图 4 所示,-2.5 V
电压则由+2.5 V 通过两个等值电阻和 MCP606 构成的分压器产生。
AD7836 和 DSP 的引脚电压不同,故不能直接相连,系统中选用了
SN74ALVCl64245 芯片来隔离两边的数据总线。其输出使能控制引脚 OE1 和 OE2
均接低电平,数据线的方向 DIR1 和 DIR2 都接高电平,保证芯片输出端随输入端
即时变化。
2.3 扩展数据存储器
存储器用来暂存从上位机传来的打标数据,外部扩展存储器采用
IS61LV51216,为 512 kB,16 位的 SRAM 存储器,共有 19 位地址总线,16 位数
据总线。本系统中 SARAM 存取时间为 10 ns,CMOS 工艺,3.3 V 供电,输入输出
为 TTL 兼容
文档评论(0)