北交大数电CMOS设计D触发器.docxVIP

目录摘要4关键字4正文5一 电路结构图组成51．1 CMOS传输门51．2 COMS反相器61．3 CMOS与非门71．4总体电路7二 电路工作原理8三 特征方程、特征表、激励表与状态图93．1特征方程93．2 特征表93．3 激励表93．4 状态图9四 激励信号D的保持时间和时钟CP的最大频率10五 设计的D触发器转换成JK触发器和T触发器105．1D触发器转换为JK触发器105．2D触发器转换为T触发器11六CMOS构成的D触发器与TTL构成的D触发器比较11七 拓展与应用147．1三值COMS反相器147．2异步置位和异步复位的D触发器157．3单锁存器CMOS静态触发器15八 总结17参考文献18用CMOS传输门和CMOS非门设计边沿D触发器Using CMOS transmission gate and the CMOS not gate design edge D flip-flop摘要文用CMOS传输门和CMOS非门设计边沿D触发器。说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器。最后阐述了自己学习数字电子技术的感悟和总结。关键词：CMOS非门 CMOS传输门 D触发器 TTL与CMOSAbstractThis paper mainly studied how to use CMOS transmission door and CMOS NOT gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS nand gate principle; Then design a CMOS transmission door and CMOS NOT gate design edge D flip-flop; This circuit principle of work, Write characteristic equation, draw the feature list, incentive table and state diagram; To calculate the excitation signal D retention time and clock CPs maximum frequency; The design of the D flip-flop into JK flip-flop and T trigger. Expositing the feelings and conclusion after studying the digital electronic technique at last.Keywords：CMOS NOT gate;CMOS transmission gate;D flip-flop;TTL and CMOS电路结构组成1.1CMOS传输门图1传输门的结构图原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电压+5V。此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。1.2 CMOS反相器图2 CMOS反相器结构CMOS反相器电路图如上图，其中上面的为PMOS管，下面的为NMOS管，两管电气特性完全对称。为使衬底与漏源之间的PN结始终反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接在电路的最高电位。两管的栅极相连为输入端，漏极相连为输出端，T2 管的源极S2接UDD而T1 管的源极S1接地。NMOS管的栅源开启电压UT10，PMOS管的栅源开启电压UT20。为了使C