双口RAM原理及应用实例PPT.pptVIP

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 　 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。 FPGA基本特点 1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I/O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 双口RAM在FPGA中的实现 选用Xilinx公司的Spartan-6 FPGA器件，基于低功耗45 nm、9-金属铜层、双栅极氧化层工艺技术，提供高级功耗管理技术，150 000个逻辑单元，集成式PCI Express模块，高级存储器支持。250 MHz DSPslice和3．125 Gb／s低功耗收发器。 通过Verilog HDL语言对双口RAM功能的描述就能在一片FPGA器件内实现8位16字节的双口RAM，并进行读写操作控制。双口RAM读写操作控制采用Verilog HDL代码。 Verilog HDL语言 Verilog HDL是一种硬件描述语言，是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 设计一块数据采集系统板，用FPGA实现双口RAM功能，并且控制A／D采样与转换，以及数据写入双口RAM。利用单片机控制双口RAM的存取，构成一个独立的数据采集系统，并可以通过串行接口把数据发送给PC机。 首先，时钟产生启动信号，FPGA向采样开关发出选通信号，选定模拟开关采样，第0路模拟量进入，经A／D转换后变为8位数字量并存储于双口RAM中，ADC0809反馈给FPGA内控制电路并告知转换完毕，FPGA内控制电路再选通第1路模拟量进入，重复上述过程。经过0．1 ms后，时钟又产生一个脉冲启动信号。FPGA又重新从第o路模拟量选通。 在时钟脉冲信号0．1 ms过程中，FPGA顺序通过0～7路模拟开关，在每次选通时须判断是否为第7路模拟量，若是则FPGA不再响应A／D反馈信号，而是等待0．1ms的时钟脉冲信号到达再重新开始工作。单片机用于与外部PC机通信，PC机查询是否在双端口RAM中有新数据，并经接口电路读入数据。其中双口RAM具有2组独立的数据、地址和控制总线，可对任何一个端口进行独立的操作。若未采用双口RAM，FPGA采取中断方式对CPU传输数据时，CPU就会停止当前工作而去处理外部请求，当处理完外部事件后再回到原来被中止处，继续原来的工作，这样会影响CPU的速度。因此引入双口RAM存储FPGA传送来的数据，然后CPU再从双口RAM中读数，从而提高效率。本数据采集系统采用基于FPGA双口RAM、单片机等实现数据运行处理和控制功能，使系统的通信和处理能力大