沟道应力对纳米尺度MOSFET器件特性的影响论文.pdfVIP

2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 沟道应力对纳米尺度MOSFET器件特性的影响 吴涛，刘晓彦，杜刚，康晋锋，韩汝琦 北京大学微电子学系 TCAD器件模拟工具，我们模拟了纳米尺度的MOSFETs器件沟道 摘要：利用ISE 中存在应力时的器件特性，通过模拟我们分析了应力大小和方向发生变化对MOSFET的阈 值电压、亚阈特性、开关态电流等器件特性的影响。 关键词：MOSFET应力深亚微米形变势垒模型 l、引言 利用应力Si，GeSiGe、应力Ge等高迁移率材料作为MOSFETs中的沟道材料，能够 在不进一步缩小沟道尺度的条件下获得大的开态电路和速度上的提高。这将为解决CMOS 集成电路在器件不断缩小后遇到的挑战提供可行的技术方案。近年来，高迁移率沟道材 料，尤其是工艺过程中引入的应力，如浅槽隔离、Cap层的形成等受到了广泛的关注和 研究。研究表明，MOSFET开态电路的大小与应力的大小和方向是密切相关的[1][7][8]， 在某些方向，应力反而会引起器件性能的退化。目前已有许多研究从理论和实验上讨论 了应力大小与方向对CMOS器件开态电流的影响。但是应力对CMOS器件的亚阈特性包括 阈值电压、亚阈摆幅等的影响却缺少深入、细致的研究。本文采用ISECAD器件模拟软 件模拟了在体硅CMOS器件中施加不同大小和不同方向应力时阈值电压、亚阈特性、开关 态电流等的变化，并从能带结构、载流子浓度分布、载流子漂移速度变化等方面进行了 分析。所得的结果为应力引起的高迁移率MOSFET的特性研究及优化设计提供了理论基 础。 2、器件结构以及模拟方法 我们采用ISETCAD器件模拟工具模拟了存在应力时的n沟和P沟MOSFETs体硅器件， 计算在器件中引入不同大小和不同方向的应力后器件特性的变化，其中器件结构如图1， 模拟中器件的各项参数如表1。图1中沿X方向的米勒指数为l，0，O，沿Y轴的米勒指 数为0，1，0，而Z轴方向的米勒指数为0，0，l，我们模拟了沟道中存在恒定均匀应力 场的情况(如图1中黑色区域)。 为了计算应力对硅能带结构造成的影响，我们采用了形变势垒模型[10]。在形变势 垒模型中，假设各方向上的应力之间的影响很小，则由于晶格形变造成的每个能谷能量 的变化可以表现为如下形式： AEc，卢∑巨旧’ j=l 其中三f为形变势垒常数，e。’表示应力张量在各个方向的分量，它与整个应力张量的 方向有关。在ISE中，ISE的应力模型并不直接改变载流子的有效质量，其中能带结构 的弯曲程度是根据导带与价带的平均值来确定的。在应力作用下，半导体禁带宽度与亲 和能的变化则表示如下： B=E,o+△易一△B (2) Z=Zo一△Ev (3) 这里艮与xo分别表示引入应力前的禁带宽度与亲和能大小，(在ISETCAD模拟器中， 本文中所提到的所有应力都是按这种形式表示的)．载流子迁移率的变化可以看作是由于 各个方向的应力对载流子迁移率影响的总和。 3、结果及讨论 2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 后的转移特性曲线，为了对比图中同时示出了没加应力时的转移特性曲线。(其中方形点 划线表示施加应力前的转移特性曲线，圆形点划线表示施加应力后的转移特性曲线)，模 拟显示，器件在施加应力后，开态电流增加，阈值电压则向绝对值减小的方向发生漂移。 图3和图4分别解释了施加应力前后nMOS和pMOS特性变化的原因。 图3为NMOS中沿z方向施加大小为(0，0，4Xi09pa，0，0，0)的应力后能带结构变化 图。在施加应力后，NMOS器件的P型衬底中的价带能级发生明显的偏移，导致禁带宽度 缩小了约0．29eV(缩小比例约为26％)。图4为NMOS中沿z方向施加大小为(0，0，4× 109pa，0，0，0)的应力后能带结构变化图，4)，PMOS在受到应力后