量子力学在介观电路中的应用.PPT

量子力学在介观电路中的应用 物理学 李作 薛钊 孟祥茜0210208 0210237 0210379 近年来，随着计算机技术和纳米电子学的飞速发展，电子器件中电路及器件的小型化和高集成度趋势越来越显著，近年来已达到了原子尺度的量级。当电路的尺寸小到和电子的相干长度可以比拟的时候，电路本身的量子效应就会出现。 如今的芯片光刻工艺已经使刻线的分辨率达到亚微米量级，例如大家熟知的Intel Pentium 4 Prescott处理器和AMD Athlon 64 Winchester处理器为90nm工艺，即两导线之间的距离只有90nm,下一步将发展为65nm，甚至更小。 对于介观尺度的集成电路，不得不考虑量子效应。而且，有些电路正是利用了量子效应工作。 我们知道三极管具备导通和不导通两种状态，这两种状态可以用来表示数据“0”和数据“1”，因此用三极管做为存储单元阵列就可做为存储设备。 闪存(Flash Memory)就是利用特殊的浮栅场效应管做为存储单元。 让我们回顾一下场效应管(Field Effect Transistor)原理 N沟道增强型MOSFET结构如图 当G-S间不加电压时，由于D-S之间有两个背靠背的PN结，不存在导电沟道，所以即使在D-S间加上电压，也不会有漏极电流 若在G-S间加上正电压VGS，电压加在G和P型衬底构成的平板电容上，介质中产生一个垂直指向P型硅表面的电场，P型硅表层中的空穴受电场排斥而移向体内。 Flash芯片原理 ——NAND型Flash芯片 前面说过，闪存采用特殊的浮栅场效应管做为存储单元，这种场效应管和普通的场效应管最明显的区别是:具有两个栅极，一个和普通场效应管栅极一样，用导线引出，称为“选择栅”；另一个则处于二氧化硅的包围之中不与任何部分相连，称为“浮栅”。 擦除时，仍然利用隧道效应，不过把电压反过来，衬底加上较高的编程电压，选择栅接地，源极和漏极开路，从而消除浮栅上的电子。浮栅上没有电子后，就意味着信息被擦除了。 通过计算高电场条件下载流子的量子化能级对nMOSFET’s栅隧穿电流的二维模拟，得到不同偏置条件下隧穿电流的二维分布如图。 这是栅氧厚度为115nm的nMOSFET’s在沟道开启条件下沿沟道方向的隧穿电流、电场和载流子浓度分布，横坐标原点为沟道中心的位置，我们可以看到靠近源、漏极的地方穿过去的电子较多。 负面效应 当然，量子效应也会带来一些不希望的结果。前面利用隧道电流工作，在其它地方隧道电流也会带来负面效应。例如两根导线距离太近时，电子将会跑到另一根导线上去! 实际解决方案 在相同器件尺寸，相同漏极偏压条件下，110nm栅氧厚度的nMOSFET’s的直接隧道电流比112nm厚度的增加5倍，比115nm厚度的增加约250倍，比210nm厚度的增加约25000倍。可见，尺度越小，漏电电流对静态功耗影响越大，所以在器件尺度进一步缩小的过程中需要特别考虑这个问题。 其它的例子——半导体纳米结构中的库仑阻塞效应 又如，当一个纳米微粒的尺度足够小时，它与周围外界之间的电容可以小到0.1fF量级，在这种情况下每当一个单电子隧穿进入这个纳米粒子将会使该粒子的位能增大一库仑能 ,在低温下这个能量可能远大于该电子的热运动能量kBT。这种情况下会发生一种新的物理效应:一旦某一电子隧穿进入一纳米粒子它会对随后而来的第二个电子进入该纳米粒子起阻挡作用，称为库仑阻塞现象。只有等这个电子离开该纳米粒子后外界的第二个电子才可能再进入该纳米粒子。利用这种库仑阻塞现象可能人为的控制电子单个的穿过具有纳米结构的器件，实现单电子隧穿过程。 THE END... * * * * * * * * 在145mm^2面积里，集成了5500万个晶体管 让我们看看 内部的电路图 Pentium 4 Northwood CPU 例如，大家常用的U盘，又称闪盘，其中的闪存芯片即利用了隧道效应。 下面我们来介绍一下闪存的原理 VGS增大到临界电压VGS(th)后，介质中的电场把P型硅中的少数载流子吸引到表层来，形成一个N型薄层，称为反型层。反型层构成了D和S之间的导电沟道，如果这时加上VDS,就会产生漏极电流ID。显然VGS增加时有更多电子被吸引到表层，反型层变厚，沟道电导增加，ID增加，即VGS对ID有控制作用。 编程时，在选择栅上加较高的编程电压VPP ,源极和漏极接地。由于隧道效应，电子穿过势垒达到浮栅，并在浮栅上形成电子团。浮栅上的电子团即使在掉电的情况下仍然会存留在浮栅上，所以信息能够长期保存（通常来说这个时间可达10年）。 [1]《考虑量子力学效应的超薄栅氧nMOSFET