第4讲 16位微处理器.pptVIP

第4章 16位微处理器8086 1 概述 8位机器的特点 局限性 8位CPU执行一条与存储器交换信息的指令时（如：ADD R9），运行步骤如下： 1 从存储器中读取一条指令进入CPU的指令寄存器IR中，并分析操作码； 2 如指令需要则从存储器中读取操作数(取R9这个存储单元的数据)； 3 CPU执行指令（在ALU中执行加法运算）； 4 指令执行结果写入存储器或CPU寄存器中（结果存放在累加器A中）。 从信息的交换过程可以看出只有从存储器中读取指令和取操作数、写结果时占用总线，而分析操作码和执行指令时不占用总线。 以往的计算机采用的是Von Neumann结构，是存储程序的运行方式，即指令首先被顺序存放在存储器中的，然后被逐条取出并执行。这种重复取出、执行顺序指令的串行操作是以往计算机的主要局限。 把一条指令解释过程分解为分析和执行两个子过程，并让这两个子过程分别用独立的分析部件和执行部件来实现。 理想情况：速度提高一倍  8位CPU执行一条与存储器交换信息的指令特点 从信息的交换过程可以看出只有从存储器中读取指令和取操作数、写结果时占用总线，而分析操作码和执行指令时不占用总线。 Von Neumann结构计算机的局限 以往的计算机采用的是Von Neumann结构，是存储程序的运行方式，即指令首先被顺序存放在存储器中的，然后被逐条取出并执行。这种重复取出、执行顺序指令的串行操作是以往计算机的主要局限。 突破局限的思想 把一条指令解释过程分解为分析和执行两个子过程，并让这两个子过程分别用独立的分析部件和执行部件来实现。 理想情况：速度提高一倍  流行的微处理器的基本参数 2 8086/8088的编程结构 2.1 EU的组成、功能 2.2 BIU的组成、功能 存储器的奇偶存储体结构 存储器的分段 存储器的物理地址和逻辑地址 2.3 流水线结构 2 8086的编程结构 结构上分成了两部分 总线接口单元BIU (Bus Interface Unit) 执行单元EU (Execution Unit) 这两个单元并行地工作，能使大部分取指令操作与执行指令操作重叠的进行 （即所谓“流水线”结构）。 由于EU执行的是BIU已从存储器取出的指令， 所以在大多数情况下取指令的时间“消失了”，从而加快了程序的运行速度。 2.1 总线接口部件  (Bus Interface Unit) 功能是负责与存储器、I/O端口传送数据。 总线接口部件要从内存取指令送到指令队列；CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。 2.1 总线接口部件 (BIU) 4个段寄存器 ＣＳ寄存器（Code Segment） ＤＳ寄存器（Data Segment） ＳＳ寄存器（Stack Segment） ＥＳ寄存器（Extra Data Segment） 2.1 总线接口部件 (BIU) 4个16位的段地址寄存器； CS——代码段寄存器（Code Segment） ； DS——数据段寄存器（Data Segment） ； SS——堆栈段寄存器（Stack Segment） ； ES——扩展段寄存器（Extra Data Segment） ； 16位的指令指针寄存器IP（Instruction Pointer）； 20位的地址加法器（ Address Adder ）； 6字节的指令队列（ Instruction Queue ）。 指令队列 CUP会在执行指令的同时，从内存中取出下一条或下几条指令，取来的指令就放在指令队列中。 一般情况下，CPU执行完一条指令就可以立即执行下一条指令，而不需要让CPU轮番取指、执行，从而提高了CPU的效率 地址加法器 8086可用20位地址寻址1M字节的内存空间，但8086CPU内部所以的寄存器都是16位的，所以需要一个附加的机构来根据16位寄存器提供的信息计算出20位的物理地址，这个机构就是加法器 存储器地址与数据存储 物理地址：AB=20条，空间为：220=1MB。 范围：00000H～FFFFFH 数据存储： 每个存储单元存储一个字节的数据，存取一个字节的数据需一个总线周期。 两个相邻的字节定义为一个字。 每一个字的低字节存放在低地址中，高字节存放在高地址中，并以低字节的地址作为字地址。 若字地址为偶地址，则称为对准字存放，存取一个字也只需要一个总线周期； 若字地址为奇地址，则称为非对准字存放，存取一个非对准字需要两个总线周期。 1MB存储空间分成两个512KB存储器，即： 偶地址存储器：其数据线与8086CPU系统的D7～D0相连，A0用于片选； 奇地址存储器：其数据线