第三章 5大规模数字集成电路习题解答.docVIP

自我检测题 1．在存储器结构中，什么是“字”？什么是“字长”，如何表示存储器的容量？ 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 4．与SRAM相比，闪烁存储器有何主要优点？ 解：容量大，掉电后数据不会丢失。 5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线？多少根数据线？其存储容量为多少？ 解：8根地址线，8根数据线。其容量为256×8。 6．简答以下问题： （1）CPLD和FPGA有什么不同？ FPGA可以达到比 CPLD更高的集成度同时也具有更复杂的布线结构和逻辑实现。FPGA更适合于触发器丰富的结构而 CPLD更适合于触发器有限而积项丰富的结构。 在编程上 FPGA比 CPLD具有更大的灵活性CPLD功耗要比 FPGA大且集成度越高越明显；CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 Altera，lattice，xilinx，actel T5.7所示，如从存储器的角度去理解，AB应看为 地址 ，F0F1F2F3应看为 数据 。 表T5.7 A B F0 F1 F2 F3 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 8．一个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为 。 A．10×8 B．102×8 C．10×82 D．210×8 9．为了构成4096×8的RAM，需要 片1024×2的RAM。 8片 16片 2片 4片哪种器件中存储的信息在掉电以后即丢失A．RAM B．EPROM C．EPROM D．PAL A．RAM读写方便，但一旦掉电，所存储的内容就会全部丢失 B．ROM掉电以后数据不会丢失 C．RAM可分为静态RAM和动态RAM D．动态RAM不必定时刷新 C．与、或阵列固定的 D．与、或阵列都可编程的 习 题 1．现有如图P5.1所示的4×4位RAM若干片，现要把它们扩展成8×8位RAM。 （1）试问需要几片4×4位RAM？ （2）画出扩展后电路图（可用少量门电路）。 图P5.1 解：（1）用4×4位RAM扩展成8×8位RAM时，需进行字数和位数扩展，故需要4片4×4的RAM （2）扩展后电路如图： 2．在微机中，CPU要对存储器进行读写操作，首先要由地址总线给出地址信息，然后发出相应读或写的控制信号，最后才能在数据总线上进行信息交流。现有2564位的RAM二片，组成一个页面，现需4个页面的存储容量，画出用2564位组成18位的RAM框图，并指出各个页面的地址分配。 3．试用4×2位容量的ROM实现半加器的逻辑功能，并直接在图P5.3中画出用ROM点阵图实现的半加法器电路。 图P5.3 解：由于半加器的输出 所以ROM点阵图如图所示。 4．用EPROM 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 1 1 1 0 1 0 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 0