第三章 6_1_微处理器Single_475605457.pdf

数字逻辑与处理器 第 10 讲 微处理器设计 —— 单周期硬件实现 ref.2/Ch5：5.3~5.6和附录C 计算机原理 L09 Single Cycle 1 (1) Tsinghua 单周期微处理器设计概述 n  每指令单周期( Single Cycle)实现 =数据通路(Datapath)上的资源每指令周期最多用一次 =如果需要多次使用就需要硬件上有多个 memory, ALU/adders, … n  单周期Datapath设计 n  5个通用步骤 处理器设计: step-by-step 1. 分析指令集 = datapath 需求 n  每个指令的含义都用寄存器传输级（RTL）给出 n  datapath必须包含ISA所需要的各个寄存器 n  为了实现功能还需要一些额外的寄存器 n  datapath必须支持每一类寄存器转移操作 2. 选择datapath中包含的模块，确定这些模块的功能和时序 3. 组装datapath 4. 根据指令集决定datapath中需要的控制信号 5. 设计控制信号逻辑 The MIPS Instruction Formats n  三类MIPS指令: 31 26 21 16 11 6 0 op rs rt rd shamt funct n  R-type 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits 31 26 21 16 0 n  I-type op rs rt address/immediate 6 bits 5 bits 5 bits 16 bits 31 26 0 n  J-type op target address n  各个域分别是: 6 bits 26 bits n  op: 指令操作 n  rs, rt, rd: 源, 目的寄存器序号(R型中rt为源寄存器，I型中为目的寄存 器) n  shamt: 移位量 n  funct : 对op类操作，确定详细的操作类型 n  address / immediate: 地址或者立即数 n  target address: 目标地址 Step 1: 分析指令集 1. 分析指令集 n  确定指令集 n  从指令分析datapath组成 2. 选择datapath中包含的模块 3. 组装datapath 4. 决定datapath中需要的控制信号 5. 设计控制信号逻辑 Step 1a： MIPS子集 31 26 21 16 11 6 0 n  ADD, SUB, AND, SLT