龙芯2号微处理器浮点除法功能部件形式验证.pdfVIP

龙芯2号微处理器浮点除法功能部件形式验证.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机研究与发展 ISSNN 111777TP Journal of Computer Research and Develop ment 43 ( 10) : 1835~184 1 , 2006 龙芯 2 号微处理器浮点除法功能部件的形式验证 陈云霁  马  麟  沈海华  胡伟武 ( 中国科学院计算技术研究所微处理器研究中心  北京  100080) (cyj @ict accn) Formal Verif ication of Godson2 Microprocessor FloatingPoint Division Unit Chen Yunj i , Ma Lin , Shen Haihua , and Hu Weiwu ( ) M icrop rocessor R esearch Center , I ns tit ute of Comp uting Technology , Chinese A cademy of S ciences , B eij ing 100080 Abstract  Wor d level model checking based on decision diagrams can verify arit hmetic circuit s completely , but it s bug finding is timeconsuming SA Tbased bounded model checking is powerful in bug finding , but it does not support specification wit h mat hematic formula In t his p aper , t he SA Tbased wor d level model checking met hod is p resented This met hod extends CN F to ECN F which can rep resent bot h Boolean for mula and mat hematic formula , and extends bounded model checking and SA T solver to wor d level to coop erate wit h ECN F Experiment s show t hat SA Tbased model checking is powerful in bug finding for arit h metic circuit The verification of floatingpoint division unit of Godson2 microp rocessor adopt s bot h PHDDbased and SA Tbased model checking met hods These two met hods are excellently complemen t ary to each ot her , giving t he abilit y to completely verify design as well as shorten design cycle Key words  formal verification ; PHDD ; wor d level model checking ; SA T CN F ; bounded model check ing 摘  要  基于决策图的字级模型检验方法虽然能完全验证运算电路 ,但它从有缺陷的设计中发现系统规 范的反例所需时间较长 而基于 SA T 的有界模型检验方法虽然能较快地发现反例 ,但它不支持包含数 学公式的系统规范 , 因而难 以用于验证运算电路 提出了基于 SA T 的字级模型检验方法 , 该

文档评论(0)

kehan123 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档