主板时钟Clock幻灯片.ppt

目录 1、 时钟的重要性 2、主板上的基本时钟和时钟分配 3、晶振(石英晶体)和晶振电路 4、锁相环（PLL）变频电路框图 附：与主时钟芯片有关的问题 5、接口的时间关系 5.1 接口的类型：开关方式的定义 5.2 基本同步时钟接口 5.3 源同步 5.4 差分时钟 1、 时钟的重要性 程序执行的节拍控制和系统的工作速度由时钟决定 硬件设计的基础 – 寄存器级传送和有限状态机（内部时序控制电路）都离不开时钟 芯片间接口数据的发送与接受要以时钟为参考 系统的稳定性与时钟有密切关系 选择控制 输入 输出 例： 寄存器级传送：两组寄存器间通过组合电路（由基本的与/或/非门组成的无反馈电路）或直接相连。当来时钟上升边时，源寄存器接受新的输入，而原来的内容经过选择控制所选的操作（变换），将结果送入目标寄存器（与源寄存器接受新的输入同时）。 主时钟 芯片 CPU GMCH DIMM CLK Buf. AGP DIMM 南桥 PCI总线 槽/芯片 LPC SI/O 24.576MHz 实时时钟 32.768 KHz CODEC BITCLK_CODEC 12.288MHz (AC97) Platform LAN connect 25.000 MHz 14.318 MHz 66/100/133 MHz 66MHz USB 48MHz ISA槽 100/133MHz 33MHz 24/48 MHz 14.318MHz SYSCLK 8.33MHz LAN CLK 2.5 /25MHz for 10/100BASE-T 主时钟芯片 -- 主时钟芯片用14.31818MHz晶振 产生基本参考时钟14.318MHz（周 期69.84ns）。14.318MHz的参考 时钟输出送ISA槽做OSC信号和南 桥内定时电路(8253)的时钟。早期 ISA总线时钟为14.318M的三分频 4.33MHz。现在ISA的SYSCLK由 南桥或PCI – ISA转换芯片产生， PCI总线时钟的四分频（8.33M)。 决大多数ISA卡用OSC或内部时钟； 只少数卡用SYSCLK。 SYSCLK频率可能影响普通键盘。 OSC可能影响ISA卡。 -- 在主时钟芯片内用锁相环（PLL） 变频电路产生主板的系统总线时钟 66/100/133MHz和SI/O及USB电路 所用的24/48MHz时钟 -- 产生系统总线时钟 的信号源时钟 经过分频电路产生33MHz的PCI总 线时钟和66MHz的AGP时钟 CPU时钟 -- CPU接受主板系统总线时钟,通过PLL变频电路根据倍频比产生CPU内部的时钟。对P4还产 生CPU外部总线数据传输的时钟。 DIMM时钟缓冲 -- 为避免DIMM时钟线与系统时钟线的关连，减小DIMM时钟线长度， DIMM时钟有专门的缓冲 电路，它可与北桥或主时钟芯片集成，也可单独。但北桥内要有PLL电路，调整缓冲电路的 输入时钟，保证DIMM时钟与北桥输出到DIMM信号的同步，及DIMM读出数据与北桥接收时 钟的同步。 实时时钟 -- 南桥接32768晶振产生实时时钟。这信号经215分频周期为1.00秒，再有秒、分、时、日、月 和年计数器和寄存器，组成实时时钟控制。在休眠时主时钟芯片不加 -- 在休眠时主时钟芯片不加电,仅实时时钟电路有电。因此实时时钟输出作电源管理的时钟，用 作唤醒的控制。 AC97时钟 -- CODEC芯片接24. 576MHz晶振产生AC97的位时钟12.288MHz；再经256分频，产生同步时 钟（频率48.0KHz) LAN时钟 -- PHY芯片接25.000MHz晶振产生5MHz/50MHz的LAN时钟分别用于10Mb/100Mb (10BASE-T/100BASE-T)(对Intel 82562芯片） 晶振用于产生准确的振荡频率；计数器用于整数分频；PLL变频电路用于倍频（提高 频率）或非整数变频 Quartz 压力 压力 Quartz 加压力产生电压 + - 加电压引起收缩 晶振 RLC 等效电路 R为谐振频率下内部振动损耗的等效电阻；C1和L为晶体谐振等效串 联谐振的电容和电感；C2为两电极间的充电电容（包括引线和外壳）。 两个谐振频率：串联谐振频率f s和并联谐振频率f p f s= (LC1)-1/2 /2π ； f a or f p= {L[C1C2/(C