模M的十进制加.docxVIP

模M的十进制加/减可逆计数器专业班级：电信科学1202班 实验组员：王宏志、柳成林、赖明万日期:2014年11月24号 说明：本实验以M=125为例，即实现一百二十五进制加/减可逆计数器。一．实验目的：熟悉常用ＭＳＩ集成计数器的功能和应用，掌握利用集成计数器构成任意进制计数器的一般设计方法；学会利用Multisim软件对模M的可逆计数器电路进行仿真；掌握可逆计数器电路的安装及调试方法。实验设计 设计自控方式的一种加/减可逆计数顺序如图所示。自控计数器的计数顺序从上述图中可以看出，当加计数到最大值124后自动进行减计数；当减计数到最小值0后自动进行加计数，如此不断循环。自控方式模125的十进制加/减可逆计数器可以在手控方式的电路基础上进行设计。但需解决的关键问题是：电路如何自动产生加/减计数控制信号E?其中的一种设计思路如图所示。自动控制信号产生电路的设计思路图三.集成电路及元件选择 “加/减计数控制电路”采用一片数据分配器74LS138。“加/减计数控制信号自动产生电路”采用集成D触发器74LS74和集成门电路74LS11、74LS32、74LS04等。集成计数器采用74LS192。“显示译码电路”采用74LS48或CD4511。LED数码管采用共阴极数码管。实现方案 计数单元的设计计数单元电路主要由三片十进制可逆计数器74LS192构成。74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列图如图3-1所示。图3-1 74LS192的引脚排列图图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如表3-1所示。表3-1 74LS192的功能表????????????? 输入???? 输出125RP3P2P1P0Q3Q2Q1Q0?1?×?×?×××××0000?0?0?×?×dcbadcba?0?1?↑?1××××??? 加计数?0?1?1?↑××××??? 减计数译码器74LS4874LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。其功能是把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。由74LS48和LED七段共阴极数码管组成一位数码显示电路。若将个位、时位、百位计数器的输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号。74LS48中文资料(引脚图,真值表及内部结构原理图)7段显示译码器74LS48是输出高电平有效的译码器，其真值表如表1。???????????? ????? 74LS48/SN74LS48 引脚功能图工作电压:5V?74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（LT=1，RBI=1）在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。（2）消隐功能（BI=0）此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。（3）灯测试功能（LT = 0）此时BI/RBO端作为输出端， 端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。（4）动态灭零功能（LT=1，RBI=1）此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。表1：显示器LG5011AH图是共阴极式LED数码管的原理图，使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。共阴极LED数码管的原理图选用型号为LG5011AH的数码管，LG5011AH的管脚功能图如图所示， 加/减计数控制电