EDA实验指导书-打印.pdfVIP

下载本文档

12
0
约3.54万字
约 54页
2017-07-05 发布于浙江
举报
版权申诉

EDA实验指导书-打印.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA实验指导书-打印

《EDA技术与项目实践》实验指导书主编：何谐 EDA技术与项目实践课程组 2 EDA技术与项目实践实验指导书目录实验一 QuartusII软件应用：原理图输入法 3 实验二 QuartusII软件应用：VHDL语言输入法 11 实验三、组合逻辑电路的VHDL设计 16 实验四、时序逻辑电路的VHDL设计 21 实验五、CA329开发板的使用及流水灯电路的设计 26 实验六、数码管动态扫描电路电路的设计 36 实验七、数码管循环计数显示电路的设计 41 《EDA技术与项目实践》课程学生技能考核试卷一 45 《EDA技术与项目实践》课程学生技能考核试卷二 47 《EDA技术与项目实践》课程学生技能考核试卷三 49 《EDA技术与项目实践》课程学生技能考核试卷四 51 《EDA技术与项目实践》课程学生技能考核试卷五 53 2 3 EDA技术与项目实践实验指导书实验一 QuartusII 软件应用：原理图输入法一、实验目的成绩批阅人日期 1 （）掌握QuartusⅡ软件的基本使用方法。 2 （）掌握半加器电路和全加器电路原理。 3 （）熟悉原理图输入法，掌握：建立工程、建立原理图文件、添加文件到工程、编译工程、将文件设置成可调用元件、建立波形文件、时序仿真、观察仿真结果。二、实验环境 QuartusⅡ7.2软件三、实验原理（1）半加器实现两个 1位二进制数加法运算的电路称为半加器。若将A、B分别作为一位二进制数，SO表示A、B相加的“和”，CO是相加产生的“进位”，半加器的真值表如下表所示。 A B SO CO 0 0 0 0 1 0 1 0 0 1 1 0 1 1 0 1 由半加器真值表可直接写出半加器逻辑公式：因此半加器可以利用一个异或门和与门来实现。如下图是在QuartusⅡ7.2中用原理图输入法连接的半加器： 3 4 EDA技术与项目实践实验指导书（2）全加器对两个1位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路称为全加器。由此可知，全加器有三个输入端，二个输出端，其真值表如下表所示。其中Ain、Bin分别是被加数、加数，Cin是低位进位，Sum为本位全加和， Cout为本位向更高位的进位。其真值表如下表所示： Ain Bin Cin Sum Cout 0 0 0 0 0 0 0 1 1