飞思卡尔单片机教学剖析.ppt

锁相环频率锁定标志 1＝表示时钟频率已稳定，且锁定了锁相环频率。 （4）时钟产生模块的标志寄存器CRGFLG 注：其余各位的描述 见教材49页和50页。 （5）时钟选择寄存器（CLKSEL） 选定锁相环 1表示Bus Clock＝PLLCLK/2 0表示Bus Clock＝OSCCLK/2 实时中断标志位 1＝RTI发生了超时中断，向 该位写1清除该中断标志位。 PLL例子 CLKSEL=0x00; //禁止PLL PLLCTL=0xe1; //PLL电路允许 SYNR=2;REFDV=1; //设置倍频参数 PLLCTL=0x60; //时钟监控禁止 while(0==(CRGFLG0x08));//等待稳定 CLKSEL=0x80; //选择PLL作为时钟 //若晶振为16M,则PLLCLK=2*16*3/2=48MHz,则总线频率是24MHz 实时中断使能位 1＝在RTIF置位时申请中断 0＝不申请来自于RTI模块的中断 实时中断RTI相关寄存器 （1）中断使能寄存器（CRGINT） 自给时钟模式使能位 1＝在SCMIF置位时申请中断 0＝不申请SCMLOC中断 锁定中断使能位 1＝在LOCKIF置位时申请中断 0＝不申请LOCK中断 注：RTIF、LOCKIF、SCMIF见CRGFLG寄存器。