第五章 存储器介绍.ppt

闪烁存储器（Flash Memory） 闪烁存储器也称快速擦写存储器，属于EEPROM类型，又称Flash ROM，性能优于普通EEPROM。 内部存储信息在不加电的情况下保持10年左右 可以用比较快的速度将信息擦除以后重写，反复擦写达几十万次，可以实现分块擦除和重写。 闪烁存储器（Flash Memory） 5.4 存储器连接与扩充 存储器芯片选择 类型选择 存储器芯片与CPU的时序配合 为了使CPU能与不同速度的存储器相连接，一种常用的方法是使用“等待申请”信号。该方法是在CPU设计时设置一条“等待申请”输入线。 若与CPU连接的存储器速度较慢，使CPU在规定的的读/写周期内不能完成读/写操作，则在CPU执行访问存储器指令时，由等待信号发生器向CPU发出“等待申请”信号，使CPU在正常的读/写周期之外再插入一个或几个等待周期Tw，以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存储器匹配的目的 存储器容量扩充 位数扩充 2114 （1） A9～A0 I/O4～I/O1 片选 D3～D0 D7～D4 A9～A0 2114 （2） A9～A0 I/O4～I/O1 CE CE 存储器容量扩充 单元数扩充 片选端 D7～D0 A19～A10 A9～A0 （2） A9～A0 D7～D0 CE （1） A9～A0 D7～D0 CE 译码器 0000000001 0000000000 5.5 8088系统与存储器的连接 锁存器： 74LS373 i8282/8283 （双向） 缓冲器 74LS245 i8286/8287 地址译码 全译码法 部分译码法 线选法 全译码法 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。 采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。 全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充 全译码法 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A11～A 15 A0～A 10 IO/M WR D7～D 0 5:32译码器 CPU …… 31 30 1 0 6116② 6116① 6116③ 6116④ 2 3 全译码法 部分译码法 部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。 该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。 采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。 当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。 部分译码法 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A14～A 15 A0～A 10 IO/M WR D7～D 0 2:4译码器 CPU 1 0 6116② 6116① 6116③ 6116④ 2 3 部分译码法 线选法 线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。 每根高位地址线接一块芯片，用低位地址线实现片内寻址。 线选法的优点是结构简单，缺点是地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠 线选法 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A0～ A10 CS WE D7～ D0 A11 A0～A 10 IO/M WR D7～D 0 CPU 6116② 6116① 6116③ 6116④ A12 A13 A14 线选法 作业 5-5，5-6，5-7 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 第5章 半导体存储器 第五章 半导体存储器 5.1 概述 存储器的分类和主要指标 5.2 随机读写存储器（RAM） 静态RAM、动态RAM、高速RAM、高集成度RAM 5.3 只读存储器（ROM） 掩模ROM、PROM、EPROM 5.4 存储器连接与扩充 芯片