第8章数字电路案例.ppt

[例8-1] 分析图示同步时序逻辑电路的逻辑功能，列出状态转换真值表，画出状态转换图和时序图。 思考？ 分析时序逻辑电路有哪些步骤？异步时序逻辑电路的分析方法和同步时序逻辑电路的分析方法主要的区别是什么？为什么？ 寄存器及其作用 数字系统中，用来暂时存放数据，供后续使用； 移位寄存器：所存放的数码在移位脉冲的作用下，可以根据需要向左或向右移位； 一个触发器存放一位二进制代码，因此，一个n位的寄存器和移位寄存器需由n个触发器构成 环形计数器（顺序脉冲发生器） 顺序脉冲：只在每个循环周期内，在时间上按一定顺序排列的脉冲信号 产生顺序脉冲信号的电路称为顺序脉冲发生器 在数字系统中，常用来控制某些设备按照事先规定的顺序进行计算或操作 缺点：电路状态利用率不高 扭环形计数器（约翰逊计数器） 将寄存器的输出以状态取反的方式反馈到移位输入端，即构成扭环形计数器 一、同步计数器 二进制 二进制减 二、异步计数器 中规模集成计数器的自启动 同步时序逻辑电路设计举例 （3）输出方程和状态方程为 将状态方程与JK触发器的特性方程比较，从而求得驱动方程 （4）自启动检查 检查启动特性，若不能自启动，还需要修改设计； 将计数器的无效状态代入状态方程中计算: 010→101， 100 →100 , 111→000 可见，该计数器一旦进入无效状态100后，电路只能在无效状态中循环，而不能自启动； 因此，需要修改设计。 【技巧补充】根据卡诺图直接分析自启动特性的方法 任意项“×”若被圈，则表示作“1”处理，若没有被圈，则表示作“0”处理。因此，观察右图，原卡诺图，状态转移： 010→101， 100 →100， 111 →100 100反复在无效状态中循环。因此，这样的电路不能自启动。 （5）画逻辑图 根据求出的JK驱动方程及输出方程画图 简易数字频率计信号波形图 （CP0：基准脉冲，CP：被测脉冲） 频率：单位时间内（1S）内信号发生周期变化的次数 本章小结 时序逻辑电路由触发器和组合逻辑电路组成， 其中触发器必不可少。时序逻辑电路的输出 不仅与输入有关，而且还与电路原来的状态 有关。时序逻辑电路的工作状态由触发器存 储和表示。 时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路。前者所有触发器的时钟输入端 CP 连在一起，在同一个时钟脉冲 CP 作用下，凡具备翻转条件的触发器在同一时刻翻转。后者时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发，因此，其触发器的翻转不在同一输入时钟脉冲作用下同步进行。 时序逻辑电路分析的关键是求出状态方程 和状态转换真值表，然后由此分析时序逻 辑电路的功能。 描述时序电路逻辑功能的方法有逻辑图、 状态方程、驱动方程、输出方程、状态转 换真值表、状态转换图和时序图等。 计数器是快速记录输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等。 中规模集成计数器功能完善、使用方便灵活。功能表是其正确使用的依据。利用中规模集成计数器可很方便地构成 N 进制(任意进制)计数器。其主要方法为： (1) 用同步置零端或置数端获得 N 进制计数器。这时应根据 SN-1 对应的二进制代码写反馈函数。 (2) 用异步置零端或置数端获得 N 进制计 数器。这时应根据 SN 对应的二进制代码写反馈函数。 (3) 当需要扩大计数器容量时，可将 多片集成计数器进行级联。 寄存器主要用以存放数码。移位寄存器不但可存放数码，还能对数码进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器使用方便、功能全、输入和输出方式灵活，功能表是其正确使用的依据。移位寄存器常用于实现数据的串并行转换，构成环形计数器、扭环计数器和顺序脉冲发生器等。 顺序脉冲指在每个循环周期内，在时间上按一定先后顺序排列的脉冲信号。常用之控制某些设备按照事先规定的顺序进行运算或操作。 [例] 用74LS161接成十三进制计数器 ，初态为0010 M=13,初态为0010,即i=2,则 解： 主循环中有效态是 由于初态不为 0，因此只能用反馈置数法 74LS161 是同步置数, 因此计到 给 一个置数信号， 用74LS191接成十三进制计数器 ，初态为0010 解： 74LS191 是异步置数, 因此计到 给 一个置数信号， 图8-31 用74LS191构成十三进制计数器，初态为0010 （a）外接与非门实现 （b）外接非门实现 [例] 用74LS191接成减法计数