逻辑电路设计-加法器.pptVIP

复习上次课内容;4.4.1 加法器;加法运算的基本规则：;1. 半加器:实现最低位加运算的逻辑电路.;S=AB+AB=A ? B;S=AB+AB=A ? B;2、一位全加器;加法器（3）;画出逻辑图(Cn表达式采用与非式);;全加器;加法器（5）;加法器（6）;并行加法器的进位产生与传递;加法器（7）;3、并行加法器的快速进位;串行进位的时间延迟;并行进位的特点;加法器（8）;加法器（9）;加法器（10）;做减法时M=l，相当于在加法器的最低位上加1.另外图中左边还表示出单符号位法的溢出检测逻辑:当Cn=Cn-1时，运算无溢出;而当Cn≠Cn-1时，运算有溢出，经异或门产生溢出信号. ;例：用加法器实现两个8421BCD码十进制数加法运算。;“逢十六进一变成逢十进一”;BCD（8421）码加法器电路设计 ;咨荒禽店索庙贮桐清椰琅移浊辉桅虏那沼窖六齿陵瘸拨格详鸟沿求慨举佰逻辑电路设计-加法器逻辑电路设计-加法器;F;3.3 常用的逻辑电路;加法器的应用（1）;部分门电路及其传输延迟时间;解：①逻辑抽象;②逻辑函数式;④逻辑电路图;例2：有一大水箱由YS、YL两台水泵供水，水箱中设置了三个水位检测元件A、B、C，如图所示。水面低于检测元件时，检测元件输出高电平，水面高于检测元件时，检测元件输出低电平。现要求水位超过C点时，YS、YL停止工作；水位低于C点但高于B点时，YS单独工作；水位低于B点但高于A点时，YL单独工作；水位低于A点时，YS、YL同时工作。试设计此控制电路。 ;②卡诺图化简;例3：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。;②卡诺图化简;例4.设计一个交通信号灯的控制电路，每组信号由红、黄、绿三盏灯组成。正常情况下，任何时刻只有一盏灯亮，出现故障，控制电路发出故障信号。 解：（1）设输入变量 红、黄、绿为R、A、G； 灯亮为1，灭为0； 故障信号为输出变量Z， 正常工作Z为0， 发生故障Z为1。;（3）化简为最简与或式;5.数值比较器 比较两个数字的大小 （1）1位数值比较器 有三种可能 AB A=1 B=0 AB A=0 B=1 A=B A⊙B=1;A3 B3 A2 B2 A1 B1 A0 B0 AB AB A=B;孽涧故刺播庞命掀庐汕兔十傅矣长彝寞完白辽乓獭蜒肇票易饲询共尧谱荆逻辑电路设计-加法器逻辑电路设计-加法器;3.3 常用的逻辑电路;片２接两个数的高４位，片１接低４位， 片１没有来自低位的比较信号，I(A=B)接１，I(AB) 和I(AB)接０。;─ 电路的速度要求 ─ 门电路扇入和扇出系数的限制 电路的级数越多，信号通过该电路的延时越大，为了满足电路的速度要求，除提高每个门电路的速度外，另一个办法是压缩电路的级数，以减少传输延时，压缩级数后每个门电路的平均输入端口数和输出负载门电路数通常会增加，这要求设计人员在速度要求和扇入扇出限制之间进行折衷 。 ;电路：;;展开压缩法通常使表达式变繁，电路实现复杂性增加。 我们以全加器为例加以说明 与或非门实现的一位全加器电路 ;3.5 组合逻辑电路中的竞争与冒险 ;3.5 组合逻辑电路中的竞争与冒险 ;3.5 组合逻辑电路中的竞争与冒险 ; 一个变量以原变量和反变量出现在逻辑函数F中时，则该变量是具有竞争条件的变量。如果消去其他变量（令其他变量为0或1），留下具有竞争条件的变量， ①若函数出现 则产生负的尖峰脉冲的冒险现象，－－“0”型冒险； ②若函数出现 则产生正的尖峰???冲的冒险现象，－－“1”型冒险。 ;3.5 组合逻辑电路中的竞争与冒险 ;3.5 组合逻辑电路中的竞争与冒险 ;3.5 组合逻辑电路中的竞争与冒险 ; 毛刺很窄，因此常在输出端对地并接滤波电容C，或在本级输出端与下级输入端之间，串接一个积分电路，可将尖峰脉冲消除。但C或R、C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。 ; 毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封锁，待电路进入稳态后，再加选通脉冲使输出门电路开门。这样可以抑制尖峰脉冲的输出。该方法简单易行，但选通信号的作用时间和极性等一定要合适。; 只要在其卡诺图上两卡诺圈相切处加一个卡诺圈，即增加了一个冗余项，就可消除逻辑冒险。;（5）用与或非门实现，卡诺图圈0化简， 求 ，再次求反得到Z。;解：（1）列真值表（简化真值表，三输入应有八种情况，输入变量不独立，是有约束项的逻辑问题）。;（2）由真值表写出各输出的逻辑表达式：; （4）画出逻辑图。