第3章 VHDL程序初步—程序结构.pptVIP

3.3 结构体描述方式 3.3.3 结构描述方式 【例3-11】2输入与非门 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY xnor2 IS PORT(a,b:IN STD_LOGIC; c:OUT STD_LOGIC); END; ARCHITECTURE behavioral OF xnor2 IS BEGIN c=NOT(a AND b); end behavioral; 3.3 结构体描述方式 3.3.3 结构描述方式 【例3-12】结构描述的8位数据比较器 IBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY comparator_structural IS PORT(a,b:IN STD_LOGIC_VECTOR(7 DOWNTO 0); g:OUT STD_LOGIC); END; ARCHITECTURE behavioral OF comparator_structural IS COMPONENT xnor2 PORT(a,b:IN STD_LOGIC; c:OUT STD_LOGIC); END COMPONENT; COMPONENT my_and8 PORT(a,b,c,d