外部总线及音频系统.doc

嵌入式系统课程设计报告 题 目： 外部总线与音频系统设计 院 （系）： 计算机科学与工程学院 专 业： 计算机软件与理论 学生姓名： 胡鹏飞 学 号： 112031206 指导教师： 崔更申,嵌入式系统已经成为通讯和消费产品的共同发展方向，广泛应用在人们工作生活的各个方面。同时，数字音频技术发展的速度也相当惊人，越来越多的消费电子产品（如CD机、手机、MP3、MD、VCD、DVD数字电视等）引入了数字音频系统，可见数字音频领域的研究有着非常广阔的前景。本设计研究嵌入式技术在音频系统中的应用，结合数字音频和嵌入式系统这两个技术，设计一个基于嵌入式系统的数字音频系统。拟采用Samsung公司的S3C2410型微处理器，其内置的IIS总线接口能够和其他厂商提供的多媒体编码解码芯片配合使用。这里采用Philips公司的UDA1341 型立体声音频Codec。 硬件平台设计与实现 基于S3C2410 的系统硬件平台设计方案如图： 图1、基于S3C2410 的系统硬件平台设计方案 嵌入式系统的硬件构架可以分成三个部分:处理器、存储器和外围设备。首先简要的介绍这三个部分： 1、S3C2410 微处理器 S3C2410 是韩国三星电子公司推出的一款基于ARM920T 内核的16/32 位RISC嵌入式微处理器。它采用五级流水线和哈佛结构，具有独立的16KB 指令缓存和16KB 数据缓存，提供1.1MIPS/MHz的处理能力，其核心频率为203MHz。该处理器主要面向手持式设备、高性价比、低功耗的应用。ARM920T 核以ARM9TDMI、存储管理单元(MMU)和高速缓存三部分组成。它集成了一个LCD 控制器(支持STN 和TFT 带有触摸屏的液晶显示屏)、SDRAM 控制器、3 个通道的UART、4 个通道的DMA、4 个具有PWM 功能的计时器和1 个内部时钟、8 通道的10 位ADC。 2、存储器 系统包含64MB Nandflash 存储器，内部可以存放启动代码(BLOB)、μC/OS-II 内核映象和RAMDISK 压缩映像。剩余的存储空间可存放用户程序。FLASH 存储器的数据宽度为32 位，映射到S3C2410 的ROM BANK0。 主板包含64MB SDRAM，用于设置程序堆栈和存放各种变量。由两片16 位数据宽度的SDRAM存储器并联为32 位数据宽度的SDRAM 存储系统，并映射到S3C2410 的SROM/SDRAM BANK6，地址从00x33FFFFFF。S3C2410 微处理器内部的4KB 一体化Cache/SRAM，通常被配置为Cache 以提高系统性能。若要将其部分或全部用作高速的片内SRAM，用户必须在应用程序中重新配置相应的特殊功能寄存器。 3、外部设备即音频模块 1）IIS 音频设备总线 IIS 总线是飞利浦公司提出的音频总线协议，全称是数字音频集成电力通信协议，它是一种串行的数字音频总线协议。 IIS 总线只处理声音数据，其他信号(比如控制信号)必须单独传输。IIS 只使用了3 根串行总线，以尽量减少引出管脚，这3 根线分别是：时钟信号线，字选择线，时分复用功能的数据线。 （1）continuous serial clock (SCK)； （2）word select (WS)； （3）serial data (SD)； 使用IIS 技术设计的系统的连接配置如图 图2、使用IIS 技术设计的系统的连接配置 IIS 总线接口的基本时序参见图 图3、IIS 接口基本时序图 WS 信号线指示左通道或右通道的数据将被传输，SD 信号线按高有效位MSB 到低有效位LSB 的顺序传送字长的音频数据，MSB 总在WS 切换后的第一个时钟发送，如果数据长度不匹配，接收器和发送器将自动截取或填充。 本设计采用的S3C2410 芯片内置IIS 接口，使其能够更好地与其它多媒体芯片配合使用。 图4、IIS 总线示意图 在S3C2410 芯片中定义了5根物理连接线，分别是： （1）IISSDI：串行数据输入线； （2）IISSDO：串行数据输出线； （3）SCLK：串行数据提供时钟，用于定位传输的每个比特，声道典型值为2*16*fs； （4）LRCK：用于定位左右声道的时钟，数值上等于fs(采样频率)； （5）MCLK：同步时钟，也称为编解码器时钟(主时钟)，可能取值为256*fs 或384*fs。 数据的发送方和接受方需要有相同的时钟信号来控制数据的传输，所以数据传输方(主设备)必须产生字段选择信号、时钟信号和需要传输的数据信号。复杂的数字系统可能会有多个发送方和接受方，因此很难定义哪个是