基于FPGA的RF无线通信技术的研究及实现.pdfVIP

基于FPGA的RF无线通信技术的研究及实现.pdf

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA的RF无线通信技术的研究及实现.pdf

第l2卷 第4期 哈尔 滨 理工 大学 学 报 V01.12 No.4 2007年8月 JOURNAL HARBIN UNIV.SCI.TECH. Aug.,2007 基于FPGA的RF无线通信技术的研究及实现 刘志坚, 王培东 (哈尔滨理工大学计算机科学与技术学院,黑龙江哈尔滨150080) 摘 要:详细阐述了基于FPGA的RF无线通信技术的原理及硬件设计.从系统的角度提出 RF无线通信的完整设计方案,给出了基于Cyclone II芯片的Nios II的RF无线通信模块框图.实验 结果表明,采用ALTERA的Cyclone II芯片设计实现RF无线通信具有明显优势. 关键词:RF无线通信;可编程片上系统(SOPC);现场可编程门阵列(FPGA);Nios II 中图分类号:TN914 文献标识码:A 文章编号:1007-2683(2007)04—0054-03 RF Wireless Communications Technology Based on FPGA LIU Zhi-fian, WANG Pei一面, (Computer Science&Technology College,Harbin Univ.Sci.Tech.,Harbin 150080,China) Abstract: Fhe principle and hardware design of RF based on the FPGA have been introduced in detail.The integrity designing scheme of RF wireless communications is put forward from the system and the block diagrams of the study are drawn based on Nios II soft core of Cyclone II.The result indicates that it has more advantage to real— ize RF wireless communications by the chip of ALTERA’S Cyclone II. Key words:RF wireless communications;system on programmable chip(SOPC);fileld programmable gate ray(FPGA):Nios II ALqERA公司提出的可编程片上系统(system 1 总体设计和系统架构 on pro~ammable chip,SOPC)…解决方案,使得现场 可编程门阵列(field programm able gate array,简称 本系统实现的功能为将按键信息通过RF发射 FPGA)在嵌入式系统领域的地位越来越重要. 端发射出去,而由RF接收端接收显示到LED并通 SOPC是PLD和ASIC技术融合的结果,集成了 过UART将按键信息发送到上位机.为了方便,本系 硬核或者软核CPU、DSP、存储器、外围I/O及可编 统将发射端和接收端设计在同一块开发板上.采用 程逻辑的SOPC芯片,在应用的灵活性和价格上有 Altera公司的Cyclone EP2C35嵌入式系统开发板和 极大的优势.Altera公司提供的Nios II处理器是用 HT12E编码器以及HT12D解码器实现.系统模块组 于可编程逻辑器件的可配置的软核处理器,与Al— 成框图如图1所示. tera的低成本Cyclone FPGA组合,具有很高的性能 本系统采用基于Nios II处理器的SOPC 设计 价格比.本系统采用Nios II-2 和Cyclone EP2C35-3 J 方案,将一个完整产品的各个功能模块集成在一块 嵌入式系统开发板,选用HT12E编

文档评论(0)

heroliuguan + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8073070133000003

1亿VIP精品文档

相关文档