归纳利用QuartusⅡ进行VHDL文本输入设计流程从文件输入一直到SignalTapⅡ测试。.pptVIP

SignalTapⅡ逻辑分析仪的使用 SignalTapⅡ逻辑分析仪的使用 SignalTapⅡ逻辑分析仪的使用 SignalTapⅡ逻辑分析仪的使用 1．创建STP文件 QuartusⅡ软件的STP文件包括SignalTapⅡ逻辑分析仪设置部分和捕获数据的查看、分析部分。创建一个STP文件的步骤可按下面的方法来操作： ①在QuartusⅡ软件中，通过选择“File”|“New”命令，弹出新建文件对话框。 ②在弹出的新建文件对话框中，选择“OtherFiles”标签页，从中选择“SignalTapⅡFile”’如图4所示。 ③再单击“OK”按钮确定，便建立了一个新的SignalTapⅡ窗口，如图5所示。 上面的操作我们也可以通过选择“Tools”|“SignalTapⅡLogic Analyzer”命令完成，而且这种方法也可用来打开一个已经存在的STP文件。 SignalTapⅡ逻辑分析仪的使用 归纳利用QuartusⅡ进行VHDL文本输入设计的流程:从文件输入一直到SignalTapⅡ测试。 SignalTapⅡ逻辑分析仪的使用 ●Run Analysis：单步运行SignalTapⅡ逻辑分析仪。即执行该命令后，SignalTapⅡ逻辑分析等待触发事件，当触发事件一旦发生便开始采集数据，然后停止。 ●AutuRun Analysis：执行该命令后，SignalTapⅡ逻辑分析仪连续捕获数据，直到用户按下Stop Analysis为止。 ●Stop Analysis：停止SignalTapⅡ分析。如果触发事件还没有发生，则不会有采集到的数据显示出来。 ●Read Data：显示捕获的数据。如果触发事件还没有发生，我们可以通过单击该按钮查看当前捕获的数据。 QuartusⅡ软件的SignalTapⅡ逻辑分析仪自动将采集到的数据显示在SignalTapⅡ界面的Data标签页中，如图12所示。 SignalTapⅡ逻辑分析仪的使用 图12SignalTapⅡ逻辑分析仪采集数据 习题 * SignalTapⅡ逻辑分析仪支持的器件有很多系列，主要包括Stratix、StratixII、StratixGX、Cyclone、CycloneⅡ、APEX及APEXⅡ等系列的FPGA器件。 在设计中建立SignalTapⅡ逻辑分析仪有两种方法：第一种方法是建立一个SignalTapⅡ文件(．stp)，然后定义STP文件的详细内容；第二种方法是用MegaWizardPlug-InManager建立并配置STP文件，然后用MegaWizard实例化一个HDL输出模块。 设计中建立SignalTapⅡ逻辑分析仪 图给出了用这两种方法建立和使用SignalTapⅡ逻辑分析仪的过程 4新建一个“SignalTap”文件 SignalTapⅡ逻辑分析仪的使用 图3-55 “SignalTapⅡ”窗口 SignalTapⅡ逻辑分析仪的使用 2．设置数据采集时钟 在使用QuartusⅡ软件的SignalTapⅡ逻辑分析仪进行数据采集之前，首先应该设置数据采集时钟。数据采集时钟一般是在上升沿处采集数据。我们可以使用设计中的任意信号作为数据采集时钟，但Altera公司一般建议使用全局时钟，而不要使用门控时钟。使用门控时钟作为数据采集时钟，有时不能准确反映设计的不同期望数据状态。QuartusⅡ时序分析结果给出设计的最大数据采集时钟频率。 SignalTapⅡ逻辑分析仪的使用 设置SignalTapⅡ数据采集时钟的步骤主要由以下几步组成： ①在图5所示的SignalTapⅡ逻辑分析仪窗口先选择“Setup”标签页。 ②再单击“Clock”栏后面的“Browse Node Finder”按钮，然后打开Node Finder对话框。 ③在“Node Finder”对话框中，从“Filter”列表中选择“SignalTapⅡ: pre-synthesis”(综合前)。 ④在“Named”框中，输入数据采样时钟的信号名称；或者通过单击“List”按钮，在“Nodes Found”列表中选择一个时钟信号作为数据采集时