第03讲 8086微处理器--2015_转换件_转换件讲述.pptVIP

介绍完EU、BIU功能后通过“1 8086CPU内部工作过程.swf”讲解8086工作过程 “1 8086CPU内部工作过程.swf”完成 MOV AL,[2000H] ADD AL,2 HLT * * * * * * * * * *16 *10h * * (1).执行读操作，根据CS:IP在Σ加法器形成的物理地址CS*16+IP，从中取出指令 → 先进先出的指令队列中等待执行。 (2).EU从队列中取指令，译码分析，向各个部件发控制命令，执行指令，如EU不要用总线，BIU可把后续指令队列填满。 (3).当队列已满，EU未向BIU申请读/写存储器或I/O操作，BIU则处于空闲状态；如队列未满可继续取指填满。 (4).在指令执行过程中，如需对M或I/O端口进行存取操作。EU要求BIU完成相应的总线周期（包括读M或I/O,写M或I/O） (5).如遇到JMP或CALL，则队列内容，按新地址取址。 (6).ALU完成相应算术逻辑运算 运算结果通过ALU数据总线 → 通用的寄存器或者暂存器 或通过BIU中内部寄存器 → 存贮器或I/O端口 状态 → FLAGS上 * * * * * * * （6） NMI （Non Maskable Interrupt Request）非屏蔽中断请求引脚，输入，此申请不受中断允许标志IF的影响，一旦接收NMI信号，CPU在处理完一条指令后，进入非屏蔽中断的响应和处理。 （7）INTR （Interrupt Request）可屏蔽中断请求引脚，输入，高电平有效，此申请受中断允许标志IF的影响，如果中断允许标志IF=1，则在当前处理完一条指令后，进入屏蔽中断的响应和处理； * （9）RD （Read）读信号，输出，低电平有效，三态。到底是读内存还是读I/O，还取决于M/IO引脚，为高，则读内存，则低，则读I/O端口； * （15）HOLD （Hold Request）总线保持请求信号，输入，高电平，该引脚向CPU发申请，DMA通过此方式申请总线； （16）HLDA （Hold Acknowledge）总线请求响应信号，输出，高电平，CPU检测该信号有效，让出对总线的控制； * （17）DEN （Data Enable）数据允许信号，输出，三态，低电平，该信号为数据收发器8286提供一个控制信号，表示CPU当前准备发送或接收一个数据，8286将它作为一个允许输出信号； （18）DT/R （Data Transmit/Receive）数据收发控制信号，输出，三态。该信号用于控制数据收发器8286的数据传送方向。当它为高电平时表示为数据发送，为低电平时表示为数据接收。 开中断指令STI来设IF标志。 1 GND（地）和Vcc（电源）接+5V电源； 2 AD15-AD0(Address/Data)地址/数据复用引脚，双向，三态； 3 A19/S6-A16/S3 (Address/Status)地址/状态复用引脚，输出，三态。 4 BHE/S7（Bus High Enable/Status）高8位数据线允许/状态复用引脚，输出，三态。 5 ALE （Address Latch Enable）地址锁存允许信号，输出，高电平有效，用于向地址锁存器8282提供地址锁存信号； 连接74LS373锁存器 （6）NMI （Non Maskable Interrupt Request）不可屏蔽中断请求引脚，输入； （7）INTR （Interrupt Request）可屏蔽中断请求引脚，输入，高电平有效； （8）INTA （Interrupt Acknowledge）中断响应信号，输出，三态，低电平有效； 中断控制响应 （9）RD（Read）读信号，输出，低电平有效，三态； （10）WR（Write）写信号，输出，低电平有效， 三态； （11）M/IO（Memory/Input and Output）存储器或I/O端口控制信号，三态，输出，为高访问存储器，为低访问I/O端口； 读写控制 （12）CLK （Clock）时钟输入引脚； （13）RESET （Reset）复位引脚，输入，强迫从物理地址为FFFF0H开始执行； （14）READY （Ready）准备好引脚，输入，高电平； 连接8284时钟发生器 （15）HOLD （Hold Request）总线保持请求信号，输入，高电平； （16）HLDA （Hold Acknowledge）总线请求响应信号，输出，高电平； 控制DMA方式 （17）DEN （Data Enable）数据允许信号，输出，三态，低电平； （18）DT/R （Data Transmit/Receive）数据收发控制信号，输出，三态。 连接数据总线收发器74