第二章典型DSP芯片的介绍.pptVIP

第二章 典型DSP芯片祥解;2.1 ADSP21160处理器核;处理器核是由以下几个部分组成： （1）两个处理器单元； （2） 1个程序控制器； （3） 2个数据地址产生器； （4） 1个定时器； （5） 1个指令缓存； 所有数字信号处理都在处理器核里实现。;2.1.1 处理单元的构成(两个处理单元)：;算术逻辑单元(ALU)、乘法器(Multiplier) 、移位器(Shifter )在结构上并行排列，分别完成加、减、乘和逻辑移位运算等操作； 指令执行时间都是1个周期； 任何一个单元的输出都可以在下一个周期作为本单元或其他单元的输入。;算术逻辑单元(ALU);乘法器(Multiplier);移位器(Shifter );2.1.1 处理单元的构成(续);图2.1 ADSP21160内部结构图;利用通用数据寄存器实现高度并行的指令操作;ADSP21160具有增强型超级哈佛结构。其中数据存储器（DM），程序存储器（PM）总线即可传送数据又可传送程序指令； ADSP21160还有一个内部指令缓???； 正是由于具有上面所述的结构－（其程序和数据总线是分开的，并有内部指令缓存），所以该处理器可在单周期内同时取四个操作数（每套总线两个）及一条指令（从指令缓存中读取）。从而实现了单指令多数据（SIMD）;ADSP-21160 SHARC DSP 的SIMD结构;数据地址产生器(DAG);2.1.3 带有硬件循环缓冲的数据地址产生器DAG （循环寻址）与PM和DM总线;两套地址产生器DAG1、DAG2分别指向DM地址总线和PM地址总线; 每套DAG都配有8个地址索引寄存器Ix，8个地址修改寄存器Mx，其中: (1)索引寄存器Ix存放的地址值是指向存储器的指针； (2)修改寄存器Mx为索引寄存器的预修改和后修改提供地址增量， M与I两个寄存器相配合可以完成： （1）指令执行前的地址预修改； （2）执行完毕后地址后修改操作。;ADSP21160的两个DAG介绍2;ADSP21160的两个DAG介绍3;图2.3 DAG寄存器分配情况;地址修改方式的指令操作过程;地址直接修改;地址位反序;地址位反序操作举例;PM和DM总线与PX寄存器;ADSP21160内部结构图;ADSP21160通用数据寄存器Rx与Px之间的数据传递;PX与内部数据总线PM和DM之间传递数据时的对齐格式;2.1.4 程序控制器(PROGRAM SEQUENCER);1. 指令流水线操作;指令流水操作说明; ADSP SHARC系列处理器分支程序指令包括： 1.跳转JUMP--跳到一个新地址，不需返回； 2.子程序调用CALL--先将返回地址压到PC堆栈，子程序执行完毕后，返回到调用指令的地址； 3.返回--中断返回（RTI）和子程序返回（RTS）两种类型； 当程序运行到上述指令时，就不再顺序执行 下一个顺序地址的指令，而产生分支。 ;非延迟分支指令和延迟分支指令; If FLAG1_IN JUMP H_1;延迟分支指令;延迟分支程序的指令流水操作说明;对延迟分支指令的一些限制;两种形式的分支指令特点;3 程序循环;CALL delay; . . . delay: lcntr=16, do endloop1 until lce; lcntr=1600, do endloop2 until lce; . . . endloop2: nop; endloop1: nop; rts; ;4. 指令高速缓存（INSTRUCTION CACHE）;指令缓存说明;指令缓存解决数据冲突的办法：;2.2 ADSP 21160处理器存储器;ADSP21160内部结构图;ADSP 21160处理器存储空间;2.2.1 存储空间分配;2.2.2 ADSP21160内部存储器;ADSP21160内部存储器;ADSP21160内部存储器映射;ADSP21160内部存储器按不同字长配置图;ADSP21160外部存储空间可以由DM、PM和I/O总线通过外部端口进行读写。 DAG1、DAG2和I/O处理器产生32位地址，可以完全寻址片外4G的存储空间。 ADSP21160存储空间图说明了其外部存储空间分为5组：由0－3组和无分组存储空间组成；;ADSP21160外部存储器映射;ADSP21160外部存储空间;ADSP21160存储器组织;ADSP21160存储器组织续;ADSP21160 48位指令字旋转配置图;ADSP21160存储器访问;ADSP21160存储器访问续;例2 R11＝DM（0x050014）（LW）; (R10和R11相邻) 将地址单元0x050014中的值－