6时序逻辑电路的与设计资料.ppt

(4) 确定触发器的类型 检查自启动 修改逻辑设计 修改后的逻辑图 试设计一个同步时序电路，要求电路中触发器Q0、Q1、Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图所示的时序关系。 (3) 写出电路的状态方程、驱动方程和输出方程 输出方程 修改后的逻辑图 此电路也可作为序列信号检测器，用来检测同步脉冲信号序列A中1的个数，一旦检测到四个1状态，电路则输出高电平。 若在CP第9、10两个脉冲中间，A出现干扰，刚Y多出现一次进位，出现错误。 与许多中规模集成电路一样，电路在所有的输入端、输出端都插入了缓冲电路，这是现代集成电路特点之一。它一方面使芯片内部逻辑电路与外部电路得到有效隔离，使内部逻辑部分的工作更加稳定可靠； 另一方面，由于其输入、输出特性可以简单地按该系列标准单门来考虑，从而提高了电路的兼容性，简化了设计工作。 MUX，4选1数据选择器 乘积项数据选择器：根据AC0和AC1(n)决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在G1的输出为1时，第一乘积项是或门的一个输入端。 乘积项数据选择器(2选1) OMUX：根据AC0和AC1(n)决定OLMC是组合输出还是寄存器输出模式 输出数据选择器(2选1)——OMUX 三态数据选择器(4选1) 三态数据选择器受AC0和AC1(n)的控制，用于选择输出三态缓冲器的选通信号。可分别选择VCC、地、OE和第