- 1、本文档共18页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
三输入与门集成电路设计
院
课程设计
三输入与门设计
学生姓名:
学 院:
专业班级:
专业课程: 集成电路设计基础
指导教师:
年 月 日
目 录
一、概述 2
二、设计要求 3
三、设计原理 3
四、设计思路 4
4.1非门电路 4
4.2三输入与非门电路 4
五、三输入与门电路设计 6
5.1原理图设计 6
5.2仿真分析 6
六、版图设计 8
6.1 PMOS管版图设计 8
6.2 NMOS管版图设计 10
6.3与门版图设计 11
七、LVS比对 15
八、心得体会 16
参考文献 17
一、概述
随着微电子技术的快速发展,人们生活水平不断提高,使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲,集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来,集成电路产业的地位越来越重要,它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。?
集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。而在数字集成电路中应用最广泛的就是CMOS集成电路,CMOS集成电路出现于20世纪60年代后期,随着其制造工艺的不断进步,CMOS电路逐渐成为当前集成电路的主流产品。本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形,包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据 版图 来制造掩膜。版图的设计有特定的规则,这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺,有不同的设计规则。设计者只有得到了厂家提供的规则以后,才能开始设计。版图在设计的过程中要进行定期的检查,避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能,的版图设计软件帮助设计者在图形方式下绘制版图。
对于复杂的版图设计,一般把版图设计分成若干个子步骤进行:
(1)划分 为了将处理问题的规模缩小,通常把整个电路划分成若干个模块。
(2)版图 规划和布局是为了每个模块和整个芯片选择一个好的布图方案。
(3)布线 完成模块间的互连,并进一步优化布线结果。
(4)压缩 是布线完成后的优化处理过程,他试图进一步减小芯片的面积。
0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 由于此次是用CMOS管构建的三输入与门,而CMOS管的基本门电路有非门、与非门、或非门等,所以要想实现用CMOS管搭建出三输入与门电路,由关系式F=((ABC) )可知可以用一个三输入与非门和一个反相器连接,这样就可以实现一个三输入与门的电路。本次设计就是用一个三输入与非门加一个反相器从而实现了三输入与门的功能。
四、设计思路
4.1非门电路
CMOS非门即反相器是由一个N管和一个P管组成的,P管源极接Vdd,N管源极接GND,若输入IN为低电平,则P管导通,N管截止,输出OUT为高电平。若输入IN为高电平,则N管导通,P管截止,输出OUT为低电平。从而该电路实现了非的逻辑运算,构成了CMOS反相器。CMOS反相器的电路图如图1所示。
图1 CMOS反相器电路图
还有就是CMOS电路的优点:???????
(1)微功耗。CMOS电路静态电流很小,约为纳安数量级。?
(2)抗干扰能力很强。输入噪声容限可达到VDD/2。?
(3)电源电压范围宽。多数CMOS电路可在3~18V的电源电压范围内正常工作。
(4)输入阻抗高。?
(5)负载能力强。CMOS电路可以带50个同类门以上。?
(6)逻辑摆幅大(低电平0V,高电平VDD?)。
4.2三输入与非门电路
三输入CMOS与非门电路,其中包括三个串联的N沟道增强型MOS管和三个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、C中只要有一个为低电平时,就会使与它相连的NMOS管截止,与它相连的PMOS管导通,输出为高电平;仅当A、B、C全为高电平时,才会使三个串联的NMOS管都导通,使三个并联的PMOS管都截止,输出为低电平。设计电路图如下图2所示。
图2 CMOS与非门电路
? 如上图2中所示,设CMOS管的输出高电平为“1”,低电平为“0”,图中三个串联的NMOS管,三个并联的PMOS管,每个输入端(A、B或C)都直接连到配对的NMOS管(驱动管)和P
文档评论(0)