2012年《数字电路与逻辑设计》综合测试题二及答案.docVIP

《数字电路与逻辑设计》试题2 班级：________ 姓名：________ 学号：________ 成绩：________ 填空题(10) 1．CMOS反相器是由 管和 管组成的互补电路。 2．TTL或非门多余输入端应＿＿＿＿．三态门的输出除了有高、低电平外，还有一种输出状态叫＿＿＿＿态 3．用四个触发器组成的计数器最多应有 个有效状态，若要构成十二进制计数器，最少用． 个触发器，它有 个无效状态。 4．JK触发器的特性方程是 QN+1= 。 5．动态RAM内部含有 电路，而静态RAM则不要。 选择题(10) 1．在下列一组数中，数值相等的数是 。 a. (88)10； b. (1010111)2；c. (130)8 ； d. (59)16 2． 电路的输入电流始终为零。 a. TTL电路； b. CMOS电路；c. 三极管反相器 3．是组合逻辑电路的 和 ；可组成时序逻辑电路的 和 。a. 译码器电路b. T触发器电路；c. 数据选择器d. J，K触发器电路电路(A+B)(B+C)的最简与或形式为 。 b. A+B+C ； c. A+B+C ；d. A+B+C 5． 可以用来代表A/D转换器分辨率的是 。 a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器 简答题(40) 1．举例说明什么是组合逻辑电路，什么是时序逻辑电路。 2．请说明数字集成电路产品中，标准通用型电路和专用型电路各有什么优缺点。 3．简述触发器有哪几种常见的电路结构形式及各自的动作特点。 4．请分别说明以下(a),(b),(c)三个电路图用74161完成预置及计数的实现方法。  分析设计题(40) 1．试分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为输入变量。 2．用与非门设计四变量的多数表决电路，当输入变量A，B，C，D中有3个或3个以上为1时，输出为1，输入为其它状态时输出为0。 《数字电路与逻辑设计》试题2 参考答案 填空题(10) 1．CMOS反相器是由 NMOS 管和 PMOS 管组成的互补电路。 2．TTL或非门多余输入端应 接低电平 ．三态门的输出除了有高、低电平外，还有一种输出状态叫＿高阻＿态 3．用四个触发器组成的计数器最多应有 16 个有效状态，若要构成十二进制计数器，最少用． 四 个触发器，它有 4 个无效状态。 4．JK触发器的特性方程是 QN+1= JQn+KQn 。 5．动态RAM内部含有 刷新 电路，而静态RAM则不要。 选择题(10) 1．在下列一组数中，数值相等的数是 a和c 。 a. (88)10； b. (1010111)2；c. (130)8 ； d. (59)16 2． b 电路的输入电流始终为零。 a. TTL电路； b. CMOS电路；c. 三极管反相器 3．是组合逻辑电路的 a 和 c；可组成时序逻辑电路的 d 。 a. 译码器电路b. T触发器电路；c. 数据选择器d. J，K触发器电路电路(A+B)(B+C)的最简与或形式为 b 。 A+B+C； b. A+B+C ； c. A+B+C ；d. A+B+C 5． 可以用来代表A/D转换器分辨率的是 c 。 a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器 简答题(40) 1．举例说明什么是，什么是时序逻辑电路。 任意时刻得输出仅仅取决于改时刻得输入，而与原来的状态无关的电路，称为组合逻辑电路。任意时刻得输出不仅取决于改时刻得输入，而且还取决于原来的状态的电路，称为时序逻辑电路。 2．请说明数字集成电路产品中，标准通用型电路和专用型电路各有什么优缺点。 标准通用型电路优缺点：可选择芯片多，不要二次开发，开发容易，但仅适合于简单的逻辑电路方式。 标准通用型电路优缺点：适用于复杂逻辑电路方式，可靠，构成简单，但要二次开发。 3．简述触发器有哪几种常见的电路结构形式及各自的动作特点。 触发器常见的电路结构形式有，RS，D，JK，T触发器等，他们的驱动方式及输出特性可不相同。 4．请分别说明以下(a),(b),(c)三个电路图用74161完成预置及计数的实现方法。 (a)为与门实现预置，(b)为多路选择器实现预置，(c)为译码器器实现预置。 它们都能实现10进制加法计数。 A B C Y 0 0 0 1 0 0 1