2012年电子技术触发器练习题一（含答案）.docVIP

思考题6 1．时序逻辑电路在功能上和电路结构上各有什么特点?和组合逻辑电路相比，它们的主要区别是什么？ 答：时序逻辑电路在功能上的特点： 电路在任何时刻的输出状态不仅取决于该时序逻辑电路在电路结构上特点： (1)时序逻辑电路由组合逻辑电路和存储电路组成。 (2)时序逻辑电路存在内部反馈，其输出状态由输入信号和存储电路的原(现态)共同决定。和组合逻辑电路时序逻辑电路存储电路。? 答： （1）同步时序逻辑电路： 电路中所有触发器（存储电路）状态的变更发生在同一时钟的同一时刻（CP↑或CP↓）。 （2）异步时序逻辑电路： 电路中所有触发器（存储电路）状态的变更不都发生在同一时钟的同一时刻（CP↑或CP↓）。 3．分析时序逻辑电路有哪些步骤？异步时序逻辑电路的分析方法和同步时序逻辑电路的分析方法主要区别是什么?为什么？ 答： 分析步骤： 1．写方程式 输出方程驱动方程状态方程方程 2．列状态转换真值表 3．逻辑功能的说明 4．画状态转换图和时序图 异步时序逻辑电路的分析方法与同步时序逻辑电路的分析方法基本相似，主要区别在于异步时序逻辑电路要写出时钟方程具有存放数码和使数码逐位左移或右移的电路称为移位寄存器。移位寄存器逐位左移或右移顺序脉冲是指在每个循环周期内，在时间上按一定顺序排列的脉冲信号。。构成一个顺序脉冲发生器。 答：在控制信号作用下，既可进行左移又可进行右移位操作的移位寄存器称为双向移位寄存器。 8．什么是并行输入和并行输出?什么是串行输入和串行输出? 答：在CP脉冲的作用下，将出入信号D0-Dn并行存入到各级触发器中，称为并行输入。 在并行输出指令脉冲的作用下，从寄存器各Q端或输出与门的输出端同时得到Q0-Qn信号，称为并行输出。 在移位脉冲的作用下，从寄存器串行输入端输入串行数码称为串行输入。 在移位脉冲的作用下，从寄存器输出端得到串行数码称为串行输出。 9．什么叫计数? 什么叫分频? 答：在数字系统中，用计数器累计时钟脉冲的个数，称为计数。 数字系统中，电路输出信号的频率是输入时钟脉冲频率的1/2、1/4...1/n等,称为分频。 10．什么叫异步计数器?什么叫同步计数器?它们各有哪些优缺点? 答：构成计数器的所有触发器（存储电路）状态的变更不都发生在同一时钟的同一时刻（CP↑或CP↓），称为异步计数器。电路简单，速度较慢。 构成计数器的所有触发器（存储电路）状态的变更都发生在同一时钟的同一时刻（CP↑或CP↓），称为同步计数器。电路较复杂，速度快。 11．什么叫加／减计数器?它有何特点? 答：在计数控制信号作用下，可对时钟脉冲进行加／减计数的电路叫加／减计数器。 特点是功能完善，使用灵活。能进行二进制数的加／减运算。 12．试用D触发器构成3位异步二进制减法计数器。 答： 13．试叙述用同步清零控制端和同步置数控制端构成N进制计数器的方法。 答：详见杨志忠编《数字电子技术基础》教材232-234页 利用反馈归零法获得N（任意正整数）进制计数器 利用反馈置数法获得N（任意正整数）进制计数器 14．试述用异步清零控制端和异步置数控制端构成N进制计数器的方法。 答：同13题 15．试用CT74LSl62的同步清零和同步置数功能构成三十五进制计数器。 答：同步清零功能构成三十五进制计数器 同步置数功能构成三十五进制计数器 16．试用CT74LSl63的同步清零和同步置数功能构成六十进制计数器。 答：同步清零功能构成六十进制计数器 同步置数功能构成六十进制计数器 17．试用CT74LS290构成六十进制计数器。 答： 18．试用CT74LSl91构成十进制计数器。 答： 19．试述同步时序逻辑电路的设计步骤。 答：见杨志忠教材246页 （1）根据设计要求确定电路的转换状态，并画出状态转换图。状态简化。状态分配。2n+1＜N≤2n （4）确定触发器的类型，求出输出方程、状态方程和驱动方程。检查所设计的电路能否自启动。能自启动根据驱动方程和输出方程画出逻辑电路图。? 答：施密特触发器也称为射极耦合双稳态电路，它有两种稳定状态，在性能上有两个重要特点： （1）输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。（两个触发电平） （2）在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。 2．在由门电路组成的施密特触发器中，怎样改变施密特触发器的回差? 答：由回差电压 可知，改变R1和R2的大小，可以改变回差大小。 3．施密特触发器是否具有存储二进制信息的能力? 答： 输入信号不超过触发器的触发电平时，可保存当前的二进制信息；当输入信号超过触发器的触发电平，触发器状态发生翻转，不能存储二进制信