讯号完整性和装置的特性阻抗-电子工程专辑.PDFVIP

訊號完整性和裝置的特性阻抗 作者：Bonnie Baker /德州儀器 (TI) 在您試圖穩定電路板上的訊號時，訊號完整性問題會引發一些有趣的問題。IBIS 模型是簡 單解決這些問題的一種方法。您可以使用 IBIS 模型為訊號完整性計算和PCB 設計解決方 案導出一些重要的變數。您從 IBIS 模型導出的值是訊號完整性設計計算不可或缺的組成 部份。 當在系統中處理傳輸線路匹配問題時，必須瞭解積體電路和 PCB 線路的電阻抗和特性。 圖一顯示單端傳輸線路的結構圖。 Transmitter Receiver LENGTH Z0 , tD ZT VT VR ZR Output Impedance – ZT Characteristic Impedance – Z0 Input Impedance – ZR Line Propagation Delay – tD Trace Length – LENGTH PCB construction Trace Inductance – LTR Trace Capacitance – CTR 圖一 連接發送器、傳輸線路和接收器元件的單端傳輸線路 透過傳輸線路，即可從 IC 的IBIS 模型導出 IC 的發送器輸出阻抗 (ZT ，) 和接收器輸入 阻抗 (ZR ，) 。這些積體電路 (IC) 規格通常無法透過 IC 製造商的產品資料表了解 ，但是 可以透過IBIS 模型導出所有這些值。 、 透過以下四個參數定義傳輸線路：特性阻抗 (Z0 ，) 、電路板傳播延遲(D ，ps/in) 、線路 傳播延遲 (tD ，秒) 和訊號線長度(LENGTH ，英吋) 。一般而言，FR-4 電路板的Z0 範圍為 50 到75 ，D 的範圍為140 ps/in 到 180 ps/in 。 Z0 和D 值的實際值取決於實際傳輸線路的材質和實體尺寸(參考資料 1) 。特定電路板上的 線路延遲(t )相等於傳播延遲(D)乘以訊號線的長度(LENGTH) 。任何電路板的計算方法均 D 為： Copyright © 2012 eMedia Asia Ltd. 電子工程專輯網站()所有內容均受版權保護 D = 1012  (CTR * LTR) 或 D = 85 ps/in *  (e ) r Z0 = (LTR/CTR) tD = D * LENGTH 使用 FR-4 電路板時，合理的帶狀跡線(stripline)傳播延遲為 178ps/英吋，特性阻抗為 50 。 用於訊號完整性評估的發送器規格為輸出阻抗 (Z ) 。確定輸出阻抗時，I