- 1、本文档共30页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
存储器组织 Chapter 6 内容(Outline) Part 1 概述 Part 2 随机存储器RAM Part 3 只读存储器ROM Part 4 CPU与存储器的连接 Part 5 高速缓冲存储器 Part 6 外部存储器(了解) 概述 存储器是计算机中除CPU 以外的最重要的组成部分 内部存储器(主存): 主要是半导体存储器。 外部存储器(辅存): 磁盘(磁介质) 光盘(光敏介质) U盘(移动存储器件) 内存特点: 速度快,容量相对较小,易失性。在主机板 上,存放当前运行的程序和数据。 外存特点: 独立于主板,有专用的I/O接口与主机相连,容量大,但速度相对较慢。 半导体存储器 采用大规模集成电路技术, 集成度高。按存取方式可分为: 随机存储器(Random Access Memory):可以进行读写操作;掉电会丢失信息;集成度高,性价比好。 SRAM(Static RAM)DRAM (Dynamic RAM) DDR RAM (Double-Data-Rate Synchronous Dynamic RAM) 只读存储器(ROM)掉电或关机,其中的信息不会丢失,是非易失性存储器;可以保存固化的程序和数据; 掩模ROM:由厂家把程序和数据一次写入其中 可编程ROM:允许程序员把程序和数据一次写入 EPROM: 程序员可根据需要, 进行多次擦除和写入 半导体存储器的主要指标 存储容量:表示存储芯片的存储能力。 存储容量 = 单元数 ×每个单元的数位宽 通常以KB、MB为单位 存取时间:从存储芯片地址引脚上信号有效开始,到完成数据的读出或写入的时间间隔,通常给出的是最大存取时间。 TTL器件:十几~几十 ns 之间 MOS器件:几十~几百ns 之间 半导体存储器的主要指标 功耗:大规模集成电路的一个重要指标。由于集 成电路集成度高,电流密度大,因此发热量大,所以要尽量减少功耗。一般说来,CMOS器件的功耗要低于TTL器件。 可靠性:可靠性有两个含义: 对环境变化的抗干扰能力,保证在极限条件下能可靠地执行读/写操作; 无故障工作时间,一般平均无故障工作时间在数千小时以上。 其它指标:除以上提到的指标外,还有芯片的工作 温度、体积、价格等。 内容(Outline) Part 1 概述 Part 2 随机存储器RAM Part 3 只读存储器ROM Part 4 CPU与存储器的连接 Part 5 高速缓冲存储器 Part 6 外部存储器(了解) SRAM MOS 器件有很多优点:工艺简单,集成度高,功耗低,价格便宜,因此是计算机中广泛使用的器件。 基本单元电路: SRAM 的工作原理 存储器是由基本单元电路组成的矩阵阵列一般包括: 存储矩阵、地址译码电路、控制逻辑、三态门I/O缓冲器 存储矩阵 每个位面上的各单元电路排成行、列结构的平面阵列,叫存储矩阵,形成一个位面。 同一个位面上的各个存储单元的数据线连在一起组成存储单元的一个 “位”。各个不同的位面组合起来,组成了存储电路的“字”的结构。 地址译码器 存储芯片上的地址译码电路,可以对地址信号进行译码,选中平面阵列上的一个单元。 分组译码 线性译码 逻辑控制和三态缓冲器 CS或者CE R/W或者WE OE 高位译码为片选;R/W决定操作类型,OE( Output Enable)控制三态缓冲器 实际工作中应该以使用手册为准 分组译码举例 6116(2K * 8位)芯片地址线分成行地址和列地址两组(128行、128列),如果该芯片被选中。由于地址线只有11根(行7列4),因此每8列公用一个列线。每次操作为8位。 若地址信号 A10~A0 = 1001010 0111 则,列 A3~A0 = 0111;行A10~A4 = 1001010 。 选中第74行第7列交叉点处的单元电路,在读写控制电路的控制作用下,完成对选中单元的读操作或写操作。 动态RAM 采用单管单元电路,依靠电容存储电荷。 优点:所需的元件数少,位密度高,成本低。 缺点:电容储存的电荷因漏电而无法长期保存信息,附加电路相对复杂。 DRAM工作原理 写操作时: 行线、列线为高电平,单元被选中,外部数据线上的电平信号经T2、刷新放大器、T1对电容C充电/或放电,使电容C的电平与数据线电平相等。 读操作时: 行地址译码后有一行被选中,处于该行的所有单元电路的T1都导通,各列上所有的刷新放大器均读区各自位线上的信息并经过鉴别后,对电容C进行一次回写操作,这个过程叫刷新。注意,只有被选中的那一 列,其状态才会被读到数据线。 DRAM芯片 基本单元电路构成矩阵阵列 大多采用位结构形式4K?1位,8 K?1位,16K?1.... 设有行列地址锁存器,可以将地
文档评论(0)