第三章 VHDL语言数据类型与运算.pptVIP

第三章 VHDL语言的数据类型及运算操作符;本章内容;3.1 VHDL语言的客体及其分类;VHDL语言三类客体的含义和说明场合;电子电路设计中，信号、变量、常数、文件四类客体的物理含义： 信号对应物理设计中的某一条硬件连接线； 常数对应数字电路中的电源和地等； 变量的对应关系不太直接，通常用于暂时数据的局部存储，用于硬件特性的高层次描述的建模计算。 文件没有直接物理对应关系，它可用参数向子程序传递数据，通过子程序对文件进行读、写操作。（93版）;1. 常数（Constant）;常数一旦被赋值就不能再改变； 如上面的vcc被赋值为5.0，则在所有的VHDL语言程序中就被固定为5.0； 它不象变量和信号那样，可以被任意代入不同的数值。;2. 变量（Variable）;4) 变量的赋值 变量不与任何实际电路连线对应，变量的赋值是即时性的；变量的赋值使用 “ :=”。;3. 信号（Signal）; 信号除了没有数据流动方向说明之外，其它性质与“端口”概念一致；;信号代入时可以附加延时 比如：若s1、s2都是信号， 则s1= s2 after 10 ns； 表示s2的值经10ns的延时以后被代入s1中。;Signal Used As an Interconnect;信号和变量值代入的区别; process（a，b，c）is begin c= a + b； d= c + b； end process；;例：;p2: process(a) is begin b1=a1; b2=a2; end process p2； end architecture example;;例;4. 文件（File）; 打开文件类型： read_mode—作为输入文件 write_mode—作为输出文件 路径表达式： 说明了文件的读取路径及物理文件名 如： file in_file: text open read_mode is “post.dat”; file out_file:text open write_mode is “fir3_out.dat”; ;3.2 VHDL语言的数据类型;1. Std库预定义标准数据类型;1) 整数（Integer）;例;2) 实数（Real）;3) 位（Bit）;4) 位矢量（Bit_vector）;5) 布尔量（Boolean）;隐式定义的布尔类型;6) 字符（Character）;8) 时间（Time）;9) 错误等级（Severity Level）;小结;2. IEEE 库预定义数据类型;‘U’—Uninitialized 未初始化 大多出现在仿真输出 ‘X’—Forcing Unknown 不定 大多出现在仿真输出 ‘0’—Forcing 0 强0 ‘1’—Forcing 1 强1 ‘Z’—High Impedance 高阻态 用于双向总线的描述 ‘W’—Weak Unknown 弱信号不定 很少使用 ‘L’—Weak 0 弱信号0 很少使用 ‘H’—Weak 1 弱信号1 很少使用 ‘-’—Don’t care 忽略 进行逻辑优化;std_logic九值逻辑数据类型的作用主要体现在仿真的过程中，例如： 通过上拉电阻输入电路的信号为弱1‘H’， 通过下拉电阻输入电路的信号为弱0‘L’， 高阻态‘Z’的存在是为了更好的描述双向总线的状态， 未知状态‘X’则用来表示信号初始状态或总线冲突时的值。;2）标准逻辑位矢量数据类型 std_logic_vector是基于std_logic类型的数组。简而言之， std_logic_vector和std_logic的关系就像bit_vector和bit的关系。 需要强调的是，使用std_logic_vector和std_logic时，一定要调用IEEE库中的std_logic_1164包集合。 在IEEE库的包集合std_logic_arith，还定义了signed和unsigned数据类型。;std_logic的与运算表 ;std_logic的非运算表：;3. 用户定义的数据类型;1)枚举（Enumerated）类型;2) 整数类型、实数类型（integer、real）;3) 数组（Array）类型;b.无限制范围的数组定义及使用;c. 多维数组的定义;d. 数组元素的赋值方式 ;4) 时间（Time）类型;5) 记录（record）;t