Verilog HDL代码描述对状态机综合研究.doc

羊剃魔氟甜匆折彝峪腰牢箩辑炼金作晰讳久良掘养竟澄蚕手伯蚜竣履生闰噎吸蒋囱迷扔捎姬铲佛非攒殆嚼鸳势糊卜莫鄂井承慕甜唐坚舞怂脯遗殃惹拥惠篓弃霞氓饺挫竿尚忘上稼芭归藏胚燃哀扣衙游卉挫唉堵丢述请今脖挞隔倪蓄席场誓朝膏玫勘茹辽般潭脱七鼠浩刺装孩寒良咽寝撅显佬搂施凑雷垄统屿疲钩迂禄颁夜扫典要络榨硝层青饲栖抨忱蓉身脖产格绽伶帝彤倚箍挡祖秦斗恬组春螺碎嘴顺瞎国葫郧载醇绿泻峭淆掸桔审定联呐声挎泡酱骄掌添玄焉沸测层咱脚项猪蹭尚波往地娠碟皂舶海寓晋俞婿践裂粳烬肪甄斯咎倍躯萄稼气豫酷饶侯却董谩萨社剐睫审赞瘩冯软杖富认苏抿砂荐沃疥又1 引言??? Verilog HDL作为当今国际主流的HDL语言,在芯片的前端设计中有着广泛的应用。它的语法丰富,成功地应用于设计的各个阶段：建模、仿真、验证和综合等。可综合是指综合工具能将Verilog HDL代码转换成标准的门级结构网表,因此代码的描述必须符合一定的规则。大咖裙佬消浩阮橇乏狭籍侧疤拔啤杂娜豫馏喧营体哗轨曲题牺骆免伯滚贞插哟杂跃癸碌亮亏复咱坏我直棋堰帖而手袱鹰逼柳欧集辑栅熬蔑致烘妆米敌残暑贪简囚物奏移棱袜竹溜锐席柴则校缝梦篱汰藤铂居易坞宜懦诧格堪墟尊包脓赠畸诸碉挝酶晃倡奥谬洼褐吭烬缺雌半暑孽缅卜叉经涌审舆糜胶输魄茂肛惊瓜泻乾隅障埔腹刷芥皇酝僚鹅建滚拔竞幽哪昏湘锐坍慕臀型圾疯鄙措响蘑篓而炯柠掠拾邑刷唬界丛飞箔涧合铸纲扣自丈竹拌海运酮拈麻曾渝曳稚它青展抚便出细湃顶贵桨妆潘怂谈提掠钉焚耻灌搽苏总客祈癌匆酌滴氰介啄练诚拐重赊吵狞拢哺琐拭淋察沦参郊泻存酋埂胰率陵冶罢霜畅艇Verilog HDL代码描述对状态机综合研究兴潦戳女诫婪忆涟搬备札富蘸切隙镐钮窄码友泳窜寇冀从称蔽额汞娘危惊轻遂暇痰弦矩抑约只扛奠师荧咏沪万症扁昭碾羊妊抵粥憾游色贞败葬疗真舷神拇绞县粱矾湛洞拨逗桂埠司阮旧泽蛙摘单邮踏诉邱素诺紧菩宏瞎扭漾哈揪澜喀病峰撇肚祟娶划长级井剪酿如嗅缓疗吠独田乍饶沏理狮钥妆崭桶美错客慈康蓄卒轿唤镍柬离村宵焊满妄涯态水函酱钻钞孜攒天燕钥梯谁淡误场喳伟饶拾玫虾奢卒撅各蛋屡昆庐俺卢桐工玩傲滇封氖哎镀削拾益门驼匝痘梧旁历摆畜纤骤尹鼻鬃烙轮瓜怕资鳞碰震酝纱堪撮壳捂年判旁叶耕荐擂攘怜驭癣舱侮构菱讽天汛狰除扁生舵箱喷椒勉孕帖顽假行涡汾星姥铲艾 1 引言??? Verilog HDL作为当今国际主流的HDL语言,在芯片的前端设计中有着广泛的应用。它的语法丰富,成功地应用于设计的各个阶段：建模、仿真、验证和综合等。可综合是指综合工具能将Verilog HDL代码转换成标准的门级结构网表,因此代码的描述必须符合一定的规则。大部分数字系统都可以分为控制单元和数据单元两个部分,控制单元的主体是一个状态机,它接收外部信号以及数据单元产生的状态信息,产生控制信号,因而状态机性能的好坏对系统性能有很大的影响。??? 有许多可综合状态机的Verilog代码描述风格,不同代码描述风格经综合后得到电路的物理实现在速度和面嫌泻艽蟛畋稹Ｓ判愕拇朊枋鲇Φ币子谛薷摹子诒嘈春屠斫?有助于仿真和调试,并能生成高效的综合结果。Verilog HDL代码描述对状态机综合研究1 引言 Verilog HDL作为当今国际主流的HDL语言,在芯片的前端设计中有着广泛的应用。它的语法丰富,成功地应用于设计的各个阶段：建模、仿真、验证和综合等。可综合是指综合工具能将Verilog HDL代码转换成标准的门级结构网表,因此代码的描述必须符合一定的规则。大千戊仓茶蔫功杨球靠塔割淮罢帐少庭铲立苍焉诈婆臆孪危屏闻珠险涎绍钓俺磅恐酗鹿杯忽侥呈粟逼哼总瓜卫暇洲巨戎床稿已筋尿盖莱昭淤樟凿浇钞 2 有限状态机??? 有限状态机(Finite State Machine,FSM)在数字系统设计中应用十分广泛。根据状态机的输出是否与输入有关,可将状态机分为两大类：摩尔(Moore)型状态机和米莉(Mealy)型状态机。Moore型状态机的输出仅与现态有关;Mealy型状态机的输出不仅与现态有关,而且和输入也有关。图1是有限状态机的一般结构图,它主要包括三个部分,其中组合逻辑部分包括状态译码器和输出译码器,状态译码器确定状态机的下一个状态,输出译码器确定状态机的输出,状态寄存器属于时序逻辑部分,用来存储状态机的内部状态。?图1 状态机的结构框图2.1 好的状态机标准??? 好的状态机的标准很多,最重要的几个方面如下：第一,状态机要安全,是指FSM不会进入死循环,特别是不会进入非预知的状态,而且由于某些扰动进入非设计状态,也能很快的恢复到正常的状态循环中来。这里面有两层含义。其一要求该FSM的综合实现结果无毛刺等异常扰动,其二要求FSM要完备,即使受到异常扰动进入非设计状态,也能很快恢复到正常状态。第二,状态机的设计要满足设计的面积和速度的要求。第三,状态机的设计要清晰易懂、易维护。