集成电路设计基础（尹盛）08 Mos5.pptVIP

Chaper 4 动态MOS电路4－1 栅电容的电荷存贮效应 当S闭合时，CGS被充电，因其电容很小，故充电时间很短，电容上的电压就是VGS，是倒相器的输入，相应可以画出VO。 4－2 动态MOS倒相器 把开关S换成传输门，其导通和截止由时钟脉冲来控制，这就是动态MOS倒相器。根据输出低电平是否由输入管和负载管的跨导比来决定，动态MOS倒相器也分为有比电路和无比电路。 一、动态有比MOS倒相器 为了减小功耗，T2、T3的栅极均由CP控制，只有当VCP＝“1”时，T2才导通。功耗↓，由于VCP通常VDD，速度也快一些。它是保持VO而不是VGS，VO是下一级的输入，保持的是下一级的输入 二、动态无比MOS倒相器 低功耗动态无比MOS电路 4－3 动态MOS电路 与静态MOS电路相比，输出端加一传输门 动态有比MOS电路：传输门与负载管由CP控制 动态无比MOS电路：传输门与负载管分别由CP1、CP2控制 一、动态有比MOS门电路 二、动态无比门电路 三、动态MOS移位寄存器 利用动态MOS倒相器具有“倒相”和“延时”两种功能，将动态MOS倒相器串联起来，就可组成动态MOS移位寄存器。两个倒相器串联起来构成移位寄存器的基本单元。 1、双相动态有比型移位寄存器 2、双相动态无比型移位寄存器 基本单元由两个动态无比低功耗MOS倒相器串联而成 ，前一级把输入延迟1/2位并倒相，后一级再延迟1/2位，再倒相，最后共延迟一位并同相输出。 四、动态MOS触发器 ４-４　 CMOS动态电路 一、动态CMOS反相器 　１、以NMOS为输入的动态CMOS反相器 Φ分为两个不同的区间：预充和评估． A:φ=0， Tp通，Tn2截止。Tp充CL，这时Tn1 接收Vi，如Vi =1，还要充寄生电容Cn. B: φ=1时，TP截止， Tn2通． 　 Vi =0，Tn1截止，Cl无法放电，Vo=1; 　 Vi =1， Tn1导通， Cl通过Tn1 、Tn2放电， Vo=0. 2.以PMOS为输入的动态反相器 φ=1, Tp1截止，Tn导通， CL放电，置零，Vo=0。（预冲） Tn为预冲管,TP1为评估管. Vi=1,TP2截止 Vi=0,TP2导通,TP1的寄生电 容Cp也通过 TP2放电． Φ=0,TP1导通,Tn截止; 二、 动态CMOS门电路 １、CMOS动态与非门 Φ=0,预充：Vo→Vdd Φ=1，评估： TP′是一个栅极接地而W/L很小的管子，防止TN的泄露电流可能会使Vo下降． 讨论：①　动态反向器比静态反相器多了一个管子，速度稍慢； 2、CMOS动态或非门 ３．动态电路很容易扩展到复杂的逻辑门 三．动态逻辑门的级连 解决方法： 　　①在第一级和第二级Φ之间提供固定的延时，使第一级的输出稳定后再进入评估期；（采用四相时钟） 　　②在动态逻辑电路后加一静态CMOS反向器，组成多米诺动态逻辑．在Ｙ处加一反向器，成为与门（逻辑变了）．预充电完成后，反向器的输出都为低． 　　Φ=1进入评估期以后下级的输入只能从低到高或不变，没有从高到低，解决了假信号的问题； 　 * ③采用无竞争NORA CMOS动态逻辑. 　　　 四．动态CMOS移位寄存器 讨论 * * * VDD TL ● ● ● ● ● ● ● S TI CGS RGS S τ=RGSCGS VcGS=VGS VT VO RGS：输入电阻 1010Ω 很大，对静态电路无影响 CGS：栅电容 1PF 很小 RGS、CGS对静态电路无影响，却是动态MOS电路的基础。 S断开，CGS上的电容仅能通过RGS放电，虽CGS小，电荷不多，但由于RGS很大，故放电时间很长，τ＝RGS·CGS，约为10ms。这通常比输入信号的变化周期长得多，相对而言可以认为栅电压在较长时间无衰减。CGS能将电荷存贮一定时间，使栅压基本维持不变，这就是栅电容的存贮效应。 当VGS减小到小于VT时，TI截止，VO由“0” →“1” 只要来一个很窄的脉冲，靠栅电容上存贮的电荷使TI较长时间导通，这就是动态MOS电路工作的基本原理 VDD TL ● ● ● ● ● CP