应用HyperLynx解决高速采集板中阻抗匹配的问题.pdfVIP

应用HyperLynx解决高速采集板中 阻抗匹配的问题 ResolveImpedanceMatchingProblem inHigh—speedDataAcquisition BoardByHyperLynx ● 电子科技大学 自动化工程学院 白旭 王志刚 言 入幅值范围很宽，输入的时钟信号峰峰值最大可达到 3伏。 ADS5463的信噪比和时钟信号的幅度、共模电压的大小、 随着数字技术和汁算机技术的完善 ，数字化仪的采样 温度以及供电电压的纹波等因素有关。其中时钟信号的幅 率有很大的提高。目前，已有采样率 10GS／s的数字化仪 度对信噪比影响较大，时钟信号的峰峰值越高信噪比越高。 产品，可处理5GHz的模拟信号。数字化仪的采样率提高 数据输出的格式为LVDS电平。 的根本原因在于AD采样芯片的速度的提高。以AD5463 AD9517为可编程的 12通道的时钟产生器。AD9517 为例 ，AD5463为 12位的AD采样芯片，其采样率可高达 内置有 2GHz的VCO，可产生最高800MHz的LVDS时 500MSPS。随着器件时钟频率 日益提高，信号完整性问 钟信号 以及 1．6GHz的 LVPECL时钟信号。通过对寄存 题变得更加严重。对大多数 电子产品而言，当时钟频率超 器的设置可 以产生不 同电平标准以及不同频率的时钟输 过 100MHz时，信号完整性问题就变得很重要。时钟频率 出信号。 的升高使得控制传输线的特征阻抗和良好的端接变得很重 为了尽量增大ADS5463的信噪比，AD9517的输出时 要。特征阻抗不发生突变以及良好的端接将从根本上消除 钟采用LVPECL电平。LVPECL的信号摆幅为800mV，输 振铃现象，并且在某些条件下一定程度地臧小串扰和地弹 出阻抗很低，因此它有很强的驱动能力。ADS5463的输出为 以及轨道塌陷。HyperLynx为Mentor公司的产品，该软件 LVDS电平、AD9517的输出为LVPECL电平，二者均为差 可提供布局布线之前的前仿真和布局布线后的后仿真。用 分信号。为了控制差分线的阻抗并且找到一个良好的端接方 HyperLynx计算差分阻抗可以简化设计过程并且得到更为 案，下面引出差分阻抗的定义。 有效和精准的结果。本文将以HyperLynx为辅助解决高速 数据采集板中遇到的阻抗匹配的问题。 差分线的阻抗 采集板 的技术指标和关键器件 的 对于FR4材料的边缘耦合微带线，差分阻抗近似为 ： 选择 Z = 2×Z1×[1— 0．48xe 。 sh／~] (1) 式中，Z 表示差分阻抗 ，单位为 I2；Z。表示未耦 本次设计中高速数据采集板的技术指标如下 ：a)垂