数字电路基础_D04-04边沿触发器.docVIP

4.4边沿触发器 主从JK触发器一次翻转的内在原因是，CP＝l时触发器可随时接收输入信号及干扰信 号，但是不论输入信号变化多少次，由于输出信号的反馈作用，形成自锁通路，使主触发器具有记忆能力，而把接收的信号或于扰记忆下来(一次翻转)，直到CP下降沿来到时传送给从触发器，造成误翻。如果触发器的输出态仅仅取决于CP信号下降沿(或上升沿)到达时刻输入信号的状态，而在此之前或之后输人信号的变化对触发器的输出没有影响，可提高抗干扰能力。可以考虑在主触发器开放时，暂时去掉它的记忆功能、切断其自锁通路，即断开反馈线，如CMOS边沿触发器；也可以用TTL边沿触发器的结构形式，如维持阻塞型触发器，利用传输延迟时间的TTL边沿触发器。 4.4.1 CMOS边沿触发器 1．电路结构 CMOS边沿D触发器如图4-4-1所示。 由图中可以看出，CMOS边沿D触发器的主从触发器结构相同，都由基本触发器和传输 门组成。传输门TGl、TG2分别控制主从触发器开放或封锁，传输门TG2、TG4则分别控制 基本触发器自锁线路的通断。图中CP和CP非是互相反相的时钟脉冲，由它们控制传输门的通或断。 从电路形式上看，CMOS边沿D触发器与主从触发器类似，但其工作原理与主从触发器 完全不同。 2．工作原理 (P155) 当CP＝0、CP非＝1时，TGl通、