数字系统EDA技术（廖阔）EDA一页纸打印版1.docVIP

1．传统电路设计思想是bottom-up，现代EDA设计思想是top-down。2．从可编程特性上可将PLD分为一次编程和可重复编程两类。3．用MAX+PLUSII进行VHDL文本编译时，其项目名应与文件名和实体名相同。4．FPGA在结构上的三个主要组成部分：可编程IO单元、可编程逻辑块、可编程内部连线。5．FPGA和CPLD的中文全称分别是现场可编程逻辑门阵列和复杂可编程逻辑器件 6．一个完整的VHDL程序，至少应包括三个基本组成部分：库说明、实体头和结构体。7．VHDL的端口模式有in、out、inout、buffer。8．VHDL的数据对象有常数、信号、变量。9．VHDL中元件例化语句的端口映射方式有直接映射和位置映射两种。10．进程语句的启动条件是敏感信号的变化或满足条件的wait语句。 11．一个完整结构的结构体由哪两个基本层次组出结构体说明和结构体功能描述。12．将电路的高级语言描述转换为低级，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程称为综合。13．VHDL的描述风格有行为描述、数据流描述和结构描述14．语句是顺序语句if、case、wait,component不是。15.信号和变量的不同特性赋值方式不同、定义位置不同、赋值行为不同。 16.用VHDL语言进行设计过程中一般要进行仿真以判断设计是否正确，在综合前进行的仿真称为功能仿真，综