微机原理与接口技术第2章3sy.ppt

微机原理与接口技术 第二章 8086系统结构 8086CPU内部结构 8086CPU引脚及功能 8086CPU存储器组织 8086CPU系统配置 8086CPU时序 学习时序的目的: 加深对指令执行过程及计算机工作原理的了解。 设计接口时，需考虑各引脚信号在时序上的配合。 §2-5 8086CPU时序 ——概述 ——概述 ——系统的复位与启动 ——系统的复位与启动 ——系统的复位与启动 ——系统的复位与启动 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 ——最小模式下的总线操作 课堂小结 * * 杭州电子科技大学 生仪学院 有关概念介绍 ——时序图 概述 系统的复位和启动 最小模式下的总线操作 最小模式下的总线保持 主 要 内 容 第二章 8086系统结构 ——8086CPU时序 概述 概念： 计算机工作过程：在时钟脉冲CLK统一控制下的指令执行过程。 8086的时钟频率为5MHz，时钟周期或T状态为200ns。 指令周期（Instruction Cycle）： 执行一条指令所需的时间称为指令周期。不同指令的指令周期的长短是不同的．一个指令周期由几个总线周期组成。 总线周期（Bus Cycle）： BIU完成一次访问存储器或I/O端口操作所需要的时间，称作一个总线周期。一个总线周期由几个T状态组成。 时钟周期(Clock Cycle)：CPU的时钟频率的倒数，也称T状态。 第二章 8086系统结构 ——8086CPU时序 注意： 在8086／8088CPU中，每个总线周期至少包含4个时钟周期(T1~T4)，一般情况下，在总线周期的T1状态传送地址，T2~T4状态传送数据。 第二章 8086系统结构 ——8086CPU时序 系统的复位与启动 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启动，RESET至少维持4个时钟周期的高电平。 复位操作：当RESET信导变成高电平时，8086／8088CPU结束现行操作，各个内部寄存器复位成初值。 0000H 其它寄存器 变空 指令队列 0000H ES寄存器 0000H SS寄存器 0000H DS寄存器 FFFFH CS寄存器 0000H 指令寄存器 清零 标志寄存器 第二章 8086系统结构 ——8086CPU时序 复位后程序执行：代码段寄存器CS=FFFFH，指令指针 IP=0，从内存的FFFF0H处开始执行指令。在FFFF0处存放了一条无条件转移指令，转移到系统引导程序的入口处，这样系统启动后就自动进入系统程序。 可屏蔽中断被屏蔽：标志寄存器被清0，程序中要用指令STI来设置中断允许标志。 第二章 8086系统结构 ——8086CPU时序 CLK RESET 复位 内部RESET 三态门 输出信号 浮空 不作用状态 第二章 8086系统结构 ——8086CPU时序 在RESET信号变成高电平后，经过一个时钟周期，所有的三态输出线被设置成高阻，并一直维持高阻状态(浮空)，直到RESET信号回到低电平为止。但在高阻状态的前半个时钟周期，三态输出线被置成不作用状态，当时钟信号又变成高电平时，才置成高阻状态。 置成高阻状态的三态输出线包括： AD15~AD0、A19/S6~A16/S3、BHE/S7、M/IO、DT/R、DEN、WR、RD和INTA。 另外有几条控制线在复位之后处于无效状态，但不浮空，它们是： ALE、HLDA、RQ/GT0、RQ/GT1、QS0、QS1。 第二章 8086系统结构 ——8086CPU时序 系统的复位与启动(动画演示) 第二章 8086系统结构 ——8086CPU时序 最小模式下的总线操作 (1)读总线周期（动画） 第二章 8086系统结构 ——8086CPU时序 读总线周期 一个最基本的读总线周期包含4个T状态，即T1、T2、T3、T4，在存储器和外设速度较慢时，在T3后可插入1个或几个等待状态Tw。 第二章 8086系统结构 ——8086CPU时序 T1状态： M/IO信号在T1状态有效，指出CPU是从内存还是从I/O端口读取数据。M/IO信号的有效电平一直保持到总线周期结束的T4状态。 T1状态开始，20位地址信号通过多路复用总线输出，指出要读取的存储器或I/O瑞口的地址。高4位地址从A19/S6~A16/S3地址