第八讲 子程序.pptVIP

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第八讲 子程序

第八讲 VHDL硬件描述语言_6 教学课时:2学时 教学内容: 1、函数 2、过程 3、子程序重载 一、函数 函数分为函数头和函数体两部分。 函数头的格式为: FUNCTION 函数名(参数表) RETURN 数据类型 ; 函数体的格式为: FUNCTION 函数名(参数表) RETURN 数据类型 IS [声明部分] BEGIN 顺序语句; RETURN [返回变量名]; END [函数名]; 函数总结 函数是用来实现特定功能的一组语句,它包括函数头,函数体。函数可以在程序包,结构体,进程中进行定义。 在程序包中定义的函数可以被不同的设计调用。在结构体中定义的函数可以被同一结构体中的不同进程调用。在进程中定义的函数,只能在该进程中使用。 二、过程 过程由过程头和过程体构成。 过程头的格式为: PROCEDURE 过程名(参数表) 过程体的格式为: PROCEDURE 过程名(参数表)IS [说明部分] BEGIN 顺序语句; END PROCEDURE 过程名; 三、子程序重载 在VHDL语言中,子程序重载的特性使得能够声明多个相同名字但参数不同的函数和过程,即可定义多个相同的函数名或过程名。 定义多个相同的子程序名时,要求定义的操作数具有不同的数据类型,以便调用时能分辨不同功能的同名子程序。 思考题 在结构体内用函数定义一个4位二进制全加器,并仿真验证设计功能。 提示: 全加器的参数有 a:in integer range 0 to 15; b:in integer range 0 to 15; cin:in integer range 0 to 1; signal c:out integer range 0 to 15; signal cout:out integer range 0 to 1; 其中,a,b表示两个加数,cin表示来自低位的进位,c表示相加后的和,cout表示相加产生的进位。 * * 函数可以在程序包、结构体和进程中定义。 在程序包中定义的函数可以被其他不同的设计调用。此时,函数头必须放在程序包的说明部分,而函数体放在程序包的包体内。 如果只是在结构体中定义并调用函数,则仅需函数体即可。 例1:设计一个电路,它有4个输入失量(3位二进制),要求输出为最大输入值。 设计思路一: (1)在程序包内定义一个求2个输入失量最大值的函数。函数体在包体内。 (2)新建一个实体,调用最大值函数,实现电路要求。 library ieee; use ieee.std_logic_1164.all; package mypkg is function max(a,b:in std_logic_vector) return std_logic_vector; end mypkg; package body mypkg is function max(a,b:in std_logic_vector) return std_logic_vector is begin if (ab)then return a; else return b; end if; end max; end mypkg; library ieee; use ieee.std_logic_1164.all; use work.mypkg.all; entity bijiaoqi is port(a,b,c,d:in std_logic_vector(2 downto 0); y:out std_logic_vector(2 downto 0)); end entity; architecture one of bijiaoqi is begin process(a,b,c,d) variable q1,q2,q3:std_logic_vector(2 downto 0); begin q1:=max(a,b); q2:=max(q1,c); q3:=max(q2,d); y=q3; end process; end one; 4输入比较器电路的VHDL程序: 仿真波形图 设计思路二:新建一个实体,在其结构体内定义最大值函数体,在进程中调用函数,实现电路要求。 library ieee; use ieee.std_logic_1164.all; entity bijiaoqi_2 is port(a,b,c,d:in std_logic_vector(2 downto 0); y:out std_logic_vector(2 downto 0)); end entity; architecture one of bijiaoqi_2 is function max(a,

文档评论(0)

ayangjiayu3 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档