电子电路PPT10.ppt

三、主从触发器 主从型JK触发器，它由两个可控RS触发器串联组成，分别称为主触发器和从触发器。 J和K是信号输入端，时钟CP控制主触发器和从触发器的翻转。 如图所示RS触发器的逻辑电路，JK触发器的功能分析如下： 当CP=0时，主触发器状态不变，从触发器输出状态与主触发器的输出状态相同。 当CP=1时，输入J、K影响主触发器，而从触发器状态不变。当CP从1变成0时，主触发器的状态传送到从触发器，即主从触发器是在CP下降沿到来时才使触发器翻转的 下面分四种情况来分析主从型JK触发器的逻辑功能。 1．J= l，K= l 2．J=0，K=0 3．J=1，K=0 4．J=0，K=1 表10-3 JK触发器的逻辑功能表 第二节 时序逻辑电路的基本概念 一、时序逻辑电路的基本结构及特点 时序逻辑电路（简称时序电路）在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路原来的状态有关，因此，时序逻辑电路中必须含有存储电路，由它将某一时刻之前的电路状态保存下来。 由逻辑表达式可得： 时序逻辑电路结构上的特点： 1．通常时序电路由组合电路和存储电路两部分组成。因时序电路必然具有记忆功能，所以存储电路必不可少。而触发器是构成存储电路的基本单元。 2．存储电路的输出必然反馈到到组合逻辑电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。 二、时序逻辑电路的分类 根据记忆电路中存储单元状态变化的特点将时序电路分为同步时序电路与异步时序电路。 同步时序电路：所有存储电路中存储单元状态的变化都是在同一时钟信号操作下同时发生的。 异步时序电路：存储单元状态的变化不是同时发生的。可能有公共的时钟信号，也可能没有公共的时钟信号。 按照输出信号的不同，分为：米利（Mealy）型电路与莫尔（Moore）型电路。 米利（Mealy）型电路：某时刻的输出是该时刻的输入和电路状态的函数。 莫尔（Moore）型电路：某时刻的输出仅是该时刻电路状态的函数，与该时刻的输入无关，如同步计数器。 第三节 时序逻辑电路的分析方法 一、分析目的 分析时序电路的目的是确定已知电路的逻辑功能和工作特点。 二、一般分析步骤 （一）写出相关关系函数表达式 1．时钟方程 2. 驱动方程 （二）求各个触发器的状态方程 将时钟方程和驱动方程代入相应的触发器的特征方程式中，求出触发器的状态方程。 （三）求出对应状态值 1.列状态表 2.画状态图 3.画时序图 4.归纳上述分析结果，确定时序逻辑电路的功能。 例题 10-1 分析图示时序逻辑电路的逻辑功能。 画状态图如图10-6所示，画时序图如图10-7所示： 归纳上述结果，进行逻辑功能分析： 当外部输入X = 0 时，状态转移按 00→01→ 10→11→00→ … 循环变化，实现模 4 加法计数功能；当外部输入X = 1 时，状态转移按 00→11→10→01→00→ … 循环变化，实现模 4 减法计数功能。 图10-6 例10-1的状态转移图 图10-7 例10-1的时序图 第四节 计数器 计数器是用来统计输入脉冲CP个数的时序电路。在计数功能的基础之上，计数器还可以实现计时、定时、分频和自动控制等功能，应用非常广泛。 计数器的位数n：即由多少个触发器组成。计数器的模（计数容量）：最大所能计数的值 N=2n。若n=1，2，3…，则N=2，4，8…，相应的计数器称为模2计数器，模4计数器和模8计数器。如图10-8所示逻辑电路图为三位二进制计数器的逻辑电路图。 图10-8 三位二进制计数器逻辑电路图 下面以同步二进制集成计数器74LS161为例，分析二进制计数器的逻辑功能。 图10-9 同步二进制集成计数器74LS161 (a)引脚图； (b)逻辑电路图 74LS161逻辑功能如表10-5所示。 表10-5 74LS161逻辑功能表 根据逻辑功能表可画出电路的状态转换图如图10-10所示。 图10-10 同步二进制集成计数器74LS161状态图 第五节 寄存器 寄存器从功能上分为两类：基本寄存器和移位寄存器。 一、基本寄存器 基本寄存器的功能和结构较简单，具有接收数据、存放数据和清除原有数据的功能。 图10-11 由D触发器构成的四位并行寄存器 二、移位寄存器 移位寄存器除了具有存储数据或代码的功能外，还具有移位功能。移位功能即寄存器中所存储的数据或代码，可以在移位脉冲作用下逐位向高位或向低位移动。在数字电路系统中，由于运算（如二进制的乘除法）的需要，常常要求实现