关于ISE的开发流程.pdfVIP

第3节 基于ISE的开发流程 更新于2008-05-28 17:58:45 加入收藏 打印 推荐给好友 ISE 开发流程 本节所有的讲解都以例4-3所示的代码为基础展开。 例4-3 ISE开发流程演示代码，将输入的数据加 1寄存并输出。 module test(clk, din, dout); input clk; input [7:0] din; output [7:0] dout; reg [7:0] dout; always @(posedge clk) begin dout = din + 1; end endmodule 4.3.1 基于Xilinx XST 的综合 所谓综合，就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑 单元的逻辑连接（网表），并根据目标和要求（约束条件）优化所生成的逻辑连接，生成EDF文 件。XST 内嵌在ISE 3以后的版本中，并且在不断完善。此外，由于XST是Xilinx公司自己的综合工具，对 于部分Xilinx芯片独有的结构具有更好的融合性。 完成了输入、仿真以及管脚分配后就可以进行综合和实现了。在过程管理区双击Synthesize-XST ， 如图4-24所示，就可以完成综合，并且能够给出初步的资源消耗情况。图4-25给出了模块所占用的资 源。 图4-24 设计综合窗口 图4-25 综合结果报告 综合可能有3种结果：如果综合后完全正确，则在Synthesize-XST前面有一个打钩的绿色小圈圈； 如果有警告，则出现一个带感叹号的黄色小圆圈，如本例所示；如果有错误，则出现一个带叉的红色小 圈圈。综合完成之后，可以通过双击View RTL Schematics来查看RTL级结构图，察看综合结构是否按照 设计意图来实现电路。ISE会自动调用原理图编辑器ECS来浏览RTL结构，所得到的RTL结构图如图4- 26所示，综合结果符合设计者的意图，调用了加法器和寄存器来完成逻辑。 4-26 经过综合后的RTL级结构图 图 一般在使用XST 时，所有的属性都采用默认值。其实XST对不同的逻辑设计可提供丰富、灵活的属 性配置。下面对ISE9.1 中内嵌的XST属性进行说明。打开ISE中的设计工程，在过程管理区选 中“Synthesis –XST” 并单击右键，弹出界面如图4-27所示。 4-27 综合选项 图 由图4-27可以看出，XST 配置页面分为综合选项（Synthesis Options ）、HDL语言选项（HDL Options ）以及Xilinx特殊选项（Xilinx Specific Options ）等三大类，分别用于设置综合的全局目标和整 体策略、HDL硬件语法规则以及Xilinx特有的结构属性。 综合选项参数 综合参数配置界面如图4-27所示，包括8个选项，具体如下所列： 【Optimization Goal】：优化的目标。该参数决定了综合工具对设计进行优化时，是以面积还是以 速度作为优先原则。面积优先原则可以节省器件内部的逻辑资源，即尽可能地采用串行逻辑结构，但这 是以牺牲速度为代价的。而速度优先原则保证了器件的整体工作速度，即尽可能地采用并行逻辑结构， 但这样将会浪费器件内部大量的逻辑资源，因此，它是以牺牲逻辑资源为代价的。 【Optimization Effort 】：优化器努力程度。这里有【normal】和【high】两种选择方式。对于 【normal】，优化器对逻辑设计仅仅进行普通的优化处理，其结果可能并不是最好的，但是综合和优化 流程执行地较快。如果选择【high】，优化器对逻辑设计进行反复的优化处理和分析，并能生成最理想 的综合和优化结果，在对高性能和最终的设计通常采用这种模式；当然在综合和优化时，需要的时间较 长。 【Use Sy