8086微处理器介绍免费.docVIP

8086微处理器 基本情况：16位微处理器 29000个晶体管 20根地址线 可寻址1M字节 时钟 5~10MHE 单一 +5V电源 8088 16位 §2.1 8086编程结构 即从程序员和使用者的角度看结构 一、总线接口部件 功能：与M 、 I/0端口交换数据。 4个段地址寄存器。 CS DS SS ES 16位指令指针寄存器IP。 20位地址加法器。 6个字节的指令队列 。 二、执行部件 功能：执行指令。 四个通用寄存器 AX、 BX、 CX、 DX 四个合用寄存器 BP——基数指针 SP——堆栈指针 SI——源变址寄存器 DI——目的变址寄存器 标志寄存器。 见 P9 CF ZF IF PF SF DF AF TF OF 算逻部件——主要是加法器 三、总线接口部件及执行部件的动作管理 流水线取指令执行指令。 见P10-11 ①②③④ 四、8086总线周期概念 基本总线周期由4个时钟周期完成，分别称为T1状态、T2状态、T3、T4状态。 T1: CPU发出地址 寻址M或I/O T2：CPU从总线上撤去地址，低16位为高阻，最高4位，输出状态信息。 T3：高4位为状态信息，低16位/8位（8088）出现读/写的数据。 T4：总线周期结束。 T3~T4间可能有TW状态。 §2.2 8086的引脚和工作模式 最小模式和最大模式 最小模式：只有一个8086或8088，控制信号全由8086/8088产生。M不太大 , I/O较少时使用 。 引脚MN/ MX接电源即可。 最大模式：在大中规模系统中多个处理器。例 使用8087协处理器。8089输入/输出协处理器时, MN/ MX接地即可。 8086/8088引脚功能 几个特点： ① 数据线、地址线合用 20根地址 16根数据（8086） 8根数据（8088） ② 第28及34引脚外，8086/8088 控制线引脚定义相同。 28脚：M/IO (8088)——为了与8080、8085 兼容 M/IO（8086） 34脚：BHE/S7 （8086） 最小模式时为 SS0（8088） 最大模式为 其它引脚功能 ⑴ RESET 脉冲信号 使 CS = FFFFH IP = 0 0 → DS ,SS, ES 程序从 FFFF0 开始执行 ⑵ READY 当 READY为低电平时，告诉 CPU ,内存或 I/0未准备好数据，总线周期中插入 TW 等待。 ⑶ /TEST和 WAIT指令结合使用 当执行 WAIT 指令时 , CPU处于等待空转状态。 当 /TEST 有效时，等待结束后 CPU 往下执行被暂停的指令。 ⑷ /RD与 M/IO配合。 指出访问 M 或 I/O ⑸ Vcc GND ⑹ AD15 ~ AD0 8088中只有 AD7~AD0 为地址/数据 8088中AD15~AD8为 A15~A8 ⑺ A19/S6 ~ A16/S3 在 T1时，为地址A19 ~ A16。 其他 T2 T3 Tw T4 时为状态。 S6 = 0 表示8086/8088当前与总线连接所以总是为0。 S5 = 1 表示当前允许可屏蔽中断。 = 0 不允许。 S4 、S3 表示正在使用的段寄存器。P15 ⑻ /BHE/S7 8086中，为高字节有效，与 A0配合，读/写奇偶字节。 在8088中为 SS0，最大模式时为高电平。 ⑼ NMI 不可屏蔽中断请求。 ⑽ INTR 可屏蔽中断请求。 ⑾ CLK 三、最小模式 第24~31引脚与最大模式不同 /INTA 中断响应的输出 ,连续2个负脉冲，第一个通知外设，中断已允许。 外设接到第二个/INTA 时，发出中断类型码到数据总线，CPU取得后转中断服务。 ALE 在 T1 状态，用于储存地址。 /DEN 数据允许 ，选通数据收发器 例 8286/8287 DT/R数据方向控制 DT/R =1 发 =0 收 M/IO /WR与M/IO配合 决定对 M或I/O写 HOLD总线保持请求输入 HLDA总线保持响应输出 8086最小模式的配置 见图2-4 P19 8284 ⑴ 时钟发生 ⑵ 复位逻辑 ⑶ READY控制 2．8282 地址储存器 3片 由 ALE锁存 A0 ~ A19 ， /BHE 3．8286 8086（2片） 8088（1片） 数据总线驱动 四．最大模式 MN/MX接地 QS1， QS0 指令队列信号输出，