第二章 微处理器和其结构.ppt

* 2．存储器寻址 Pentium的地址总线A31～A3与字节允许信号 BE7#～ BE0#共同形成32位地址，寻址4GB的存储器空间。 地址总线A31～A3与字节允许信号 BE7#～ BE0# 的作用，见表2.11。 字节允许信号BE7#～ BE0#与64位数据总线对应情况，见表2.12 。 * 由于Pentium微处理器数据总线为64位，所以存储器和I/O地址空间都是针对64位数据宽度来组织的，如图2.31所示。 图2.31? Pentium微处理器存储器组织 * 不可屏蔽中断不通过中断控制器 软件中断不通过中断控制器 * VME：虚拟8086模式扩展位。 VME＝1，允许虚拟8086扩展，即允许8086模式和虚拟8086中断。 VME＝0，禁止虚拟8086模式扩展。 PVI：保护模式虚拟中断位。PVI＝1，允许保护模式虚拟中断。PVI＝0，禁止保护模式虚拟中断。 * TSD：禁止RDTSC （读时间标志计算器）指令位。 TSD＝0，则允许RDTSC指令在任何特权级上执行。 TSD＝1，仅允许RDTSC指令在0级特权级上执行，否则将发生一般保护模式异常。 DE：调试扩展位。 DE＝1，允许输入/输出断点。 DE＝0，不支持输入/输出断点。 * PSE：允许页容量大小扩展位。 PSE＝1，允许每页容量为4MB。 PSE＝0，只允许每页容量为4KB。 PAE：允许物理地址扩展位。 PAE＝1，允许采用32位以上的物理地址（包括32位和64位地址）。 PAE＝0，只允许采用32位物理地址。  MCE：允许机器检查异常位。 MCE＝1，允许机器检查异常。 MCE＝0，不允许机器检查异常。 返回 * 2．测试寄存器TR Pentium在80486五个测试寄存器（TR7～TR3）基础上新增加了两个测试寄存器TR1和TR2。 TR1用于Pentium的奇偶校验测试。 TR2作为指令cache结束位测试。 Pentium中TR7～TR3的功能与80486的完全相同。 * 3．标志寄存器EFLAGS Pentium中标志寄存器EFLAGS在80486中EFLAGS的基础上新增加了三个标志位。 其他标志位与80486微处理器完全一样。 图2.29? Pentium标志寄存器 * 新增加的三个标志位： VIF：虚拟中断标志位。在虚拟8086模式下，VIF是中断标志位IF的副本，与VIP一同使用。实模式下不使用VIF标志。  VIP：虚拟中断挂起标志位。VIP用于多任务环境下，为操作系统提供虚拟中断标志和中断挂起信息。 VIP＝1，表明有中断被挂起。 VIP＝0，表明没有中断被挂起。VIP与VIF一同使用， * 使得在虚拟8086模式下具有中断标志位IF的虚拟方式。这样处理后，中断过程会明显加速。实模式下不使用VIP标志。 ID：识别标志位。ID指示Pentium微处理器是否支持CPUID （读时间标志计算器）指令。 ID＝1，则支持CPUID （读时间标志计算器）指令，从而可以获得处理器的版本与特性信息。 返回2.5 * 2.5.3? Pentium微处理器引脚信号及功能 Pentium：采用PGA封装形式，共有237个引脚信号，其中包括29个地址引脚信号，64个数据引脚信号，75个控制引脚信号，69个VCC、VSS和NC空脚。 图2.30? Pentium微处理器的引脚信号 按功能分：地址总线、数据总线和控制总线。 控制总线又分为总线周期定义、总线控制、总线仲裁、高速缓存、中断、错误检测和系统管理模式等引脚信号。 * 1．时钟信号 CLK：时钟信号，为CPU提供基本的定时信号。 2．地址总线（address bus） A31～A3：32位地址总线，三态、输出，用于定义存储器和I/O端口地址。 BE7 ～ BE0 ：字节允许信号，低电平有效。 * A31～A3和 BE7#～ BE0# 构成32位地址总线，可寻址4GB的内存空间和64KB的I/O空间。 4GB：分为八个512MB的存储体，每个存储体分别由字节允许信号BE7# ～ BE0#选通,当BEi # （i＝0～7）有效时，选择相应的存储体，然后由A31～A3选择相应的字节进行读/写操作。 寻址I/O空间时，只有A15～A3和BEi (i＝0～7)有效，寻址64KB的I/O空间。 * A20M#：第20位地址屏蔽信号，输入，低电平有效。当 A20M# 有效时，将屏蔽A20及以上地址，使Pentium微处理器仿真8086 CPU的1MB存储器地址。 只有在CPU工作在实模式下才有意义。 AP：地址奇偶校验位，双向，高电平有效，指示地址总线A31～A3上偶检验信息。 * APCHK#：地址奇偶