_半导体存储器.pptVIP

刷新放大器 数据I/O线 T1 CS 行选择信号 图4.9 单管DRAM基本存储元电路 T2 列选择 信号 图4.9为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。 工作过程 （1）写入时，行、列选择线信号为“1”。行选管T1导通，该存储单元被选中，若写入“1”，则经数据I/O线送来的写入信号为高电平，经刷新放大器和T2管（列选管）向Cs充电，Cs上有电荷，表示写入了“1”；若写入“0”，则数据I/O线上为“0”，Cs经T1管放电，Cs上便无电荷，表示写入了“0”。 （2）读出时，先对行地址译码，产生行选择信号（为高电平）。该行选择信号使本行上所有基本存储单元电路中的T1管均导通，由于刷新放大器具有很高的灵敏度和放大倍数，并且能够将从电容上读取的电流信号（与Cs上所存“0”或“1”有关）折合为逻辑“0”或逻辑“1”。若此时列地址（较高位地址）产生列选择信号，则行和列均被选通的基本存储电路得以驱动，从而读出数据送入数据I/O线。 （3）读出操作完毕，电容Cs上的电荷被泄放完，而且选中行上所有基本存储元电路中的电容Cs都受到干扰，故是破坏性读出。为使Cs上读出后仍能保持原存信息（电荷），刷新放大器又对这些电容进行重写操作，以补充电荷使之保持原信息不变。所以，读出过程实际上是读、回写过程，回写也称为刷新。 特点： (1) 每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。 (2) 基本电路管子少, 集成度高，功耗低。 典型的动态RAM芯片 一种典型的DRAM如Intel 2164。2164是64K×1位的DRAM芯片，片内含有64K个记忆单元，所以，需要16位地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各8条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通8位行地址并锁存。随后由列选通信号CAS选通8位列地址并锁存，16位地址可选中64K记忆单元中的任何一个单元。 图4.10(a) Intel 2164 DRAM芯片引脚图 GND Din A7 A5 A4 A3 A6 Dout VCC A0 A1 A2 NC 2164 1 16 8 9 WE RAS CAS A0~A7：地址输入 CAS：列地址选通 RAS：行地址选通 WE：写允许 Din：数据输入 Dout： 数据输出 Vcc：电源 GND：地 图4.10(b) Intel 2164 DRAM内部结构框图 Dout WE Din CAS RAS A7 … A1 A0 8 位 地 址 锁 存 器 128×128 矩阵 128个读出放大器 1/2列译码 128个读出放大器 128×128 矩阵 128×128 矩阵 128个读出放大器 1/2列译码 128个读出放大器 128×128 矩阵 4选1 I/O门控 输出缓冲器 行时 钟缓 冲器 列时 钟缓 冲器 写允 许时 钟缓 冲器 数据 输入 缓冲 器 包含： (1) 存储体 外围电路 a. 地址译码器 b. 读/写控制及I/O电路 c. 片选控制CS 二、RAM的组成 4.3 只读存储器(ROM) ROM主要由地址译码器、存储矩阵、控制逻辑和输出电路四部分组成（如图4.11所示），与RAM不同之处是ROM在使用时只能读出，不能随机写入。 输出电路 Y 译码 存储矩阵 X 译 码 控 制 逻 辑 地 址 码 · · · D7 D0 它包含有 (1) 地址译码器 (2) 存储矩阵 (3) 控制逻辑 (4) 输出电路 图4.11 ROM组成框图 一、掩膜ROM 特点： (1) 器件制造厂在制造时编制程序,用户不能修改。 (2) 用于产品批量生产。 (3) 可由二极管和三极管电路组成。 1.字译码结构 图4.12为二极管构成的4×4位的存储矩阵，地址译码采用单译码方式，它通过对所选定的某字线置成低电平来选择读取的字。位于矩阵交叉点并与位线和被选字线相连的二极管导通，使该位线上输出电位为低电平，结果输出为“0”，否则为“1”。 R R R R VCC 1 2 3 4 字线 位4 位3 位2 位1 输出数