第十课有限状态机.pptVIP

moore状态机 （3）状态位直接输出型编码 状态位输出型编码是将状态编码直接输出作为控制信号，即output=state，要求对状态机各状态的编码做特殊的选择，以适应控制时序的要求，这种状态机也称为状态码直接输出型状态机。比如，有5种状态，S0、S1、S2、S3、S4，各状态的编码分别为00000、00001、01010、00111、01101，这样的编码都赋予实际的控制功能。 习题 分别采用moore状态机和mealy状态机设计可控4进制加减计数器。 状态 加法输出（dir=0) 减法输出(dir=1) S0 00 00 S1 01 01 S2 10 10 S3 11 11 顺序 S0,S1,S2,S3 S0,S3,S2,S1 输出不直接受输入dir影响，但次态不同 状态 加法输出（dir=0) 减法输出(dir=1) S0 00 11 S1 01 10 S2 10 01 S3 11 00 顺序 S0,S1,S2,S3 S0,S1,S2,S3 mealy状态机 输出直接受输入dir影响，但次态相同 10.2 Moore型有限状态机的设计 例：实现一个序列检测器电路，输入是一个串行位流，当出现序列“111”时，输出为‘1’。 分析：如果出现“…0111110…”,则输出就要保持连续三个时钟周期的’1’。 状态转移图：这里应有4个状态，命名为zero,one,two和three，分别对应检测到的连续‘1’的个数。 项目三：序列检测器电路的设计 zero (q=0) one (q=0) three (q=1) two (q=0) d=‘1’ d=‘0’ d=‘1’ d=‘1’ d=‘0’ d=‘0’ d=‘0’ d=‘1’ library ieee; use ieee.std_logic_1164.all; entity string_detector is port(d,clk,rst:in std_logic; q:out std_logic); end; architecture bhv of string_detector is type state is(zero,one,two,three); signal p_s,n_s:state; begin process(rst,clk) begin if rst=‘1’ then p_s=zero; elsif(clk’event and clk=‘1’) then p_s=n_s; end if; end process; process(d,p_s) begin case p_s is when zero=q=‘0’; if (d=‘1’) then n_s=one; else n_s=zero; end if; when one=q=‘0’; if (d=‘1’) then n_s=two; else n_s=zero;end if; when two=q=‘0’; if (d=‘1’) then n_s=three; else n_s=zero; end if; when three=q=‘1’; if (d=‘1’) then n_s=three; else n_s=zero; end if; end case; end process; end bhv; 例1：设计两个路口的交通灯控制器 南 北 东 西 约定：南北红 东西绿亮30秒 南北红 东西黄亮5秒 南北绿 东西红亮40秒 南北黄 东西红亮5秒 stby:检修信号，当其为‘1’时，两个路口都为黄灯亮，亮的时间受控于stby信号的有效时间，再做3秒的延时。 项目四：彩灯控制系统的设计 traffic clk stby R1 Y1 G1 R2 Y2 G2 南北 东西 1.器件的封装图 状态 输出 时间 RG R1=1 G2=1 30S RY R1=1 Y2=1 5S GR G1=1 R2=1 40S YR Y1=1 R2=1 5S YY Y1=1 Y2=1 不确定 2.状态的分解 约定：南北红 东西绿亮30秒 南北红 东西黄亮5秒 南北绿 东西红亮40秒 南北黄 东西红亮5秒 stby:检修信号，当其