适用于10100BaseT以太网的低抖动频率综合器.pdfVIP

第 26 卷 　第 8 期 半 　导 　体 　学 　报 Vol . 26 　No . 8 2005 年 8 月 C H IN ESE J OU RNAL O F SEM ICONDU C TOR S Aug . ,2005 适用于 10/ 100 BaseT 以太网的低抖动频率综合器 陆 　平 　王 　彦 　李 　联 　任俊彦 ( 复旦大学专用集成电路与系统国家重点实验室 , 上海 　200433) 摘要 : 设计了一种用于 10/ 100Ba seT 以太网收发器的频率综合器电路. 该电路自适应工作在 10 和 100Mbp s 两种 模式下 ,并能自由切换. 电路采用 ca scode 电流源 、差分对称负载延迟单元等优化结构 ,使时钟输出具有 良好特性 , 且能兼具 DLL 功能 , 同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟的需要 ,避免额外的功耗 σ σ 和面积. 在一定测试环境下 ,晶振的cyclecycle 抖动 约为 25p s ,输出时钟分频后的25M Hz 测试时钟信号的 仅为 22p s. 测试结果表明 ,时钟发生电路具有良好的工艺稳定性和较强的抑制噪声能力 ,满足发送和接收电路对于时钟 μ 性能的要求. 芯片采用 SM IC 035 m 的标准 CMO S 工艺 , 电源电压为 33V . 关键词 : 以太网; 频率综合器 ; 时钟抖动 EEACC : 1205 ; 1230 ; 1280 中图分类号 : TN492 　　　文献标识码 : A 　　　文章编号 : 02534 177 (2005) 发送电路的边沿控制提供更为简单便利的前提条 1 　引言 件. 在 10/ 100/ 1000Ba seT 自适应以太网芯片中 , 2 　系统结构 时钟发生电路和时钟恢复电路是关键 : 时钟发生电 路用于提供发送 电路中数字控制模块 、ROM 和数 如前所述 ,该频率综合器同时为发送和接收电 ( ) 模转换器 DA C 所需的同步时钟 ,时钟信号的性能 路提供基准时钟和相位选择时钟 , 因此必须同时满 直接影响发送信号的性能 ;而时钟恢复电路则用于 足二者的性能要求. 因为 10Mbp s 模式的要求相对 ( ) 提供接收电路中的模数转换器 ADC 、数字均衡器 较低 ,一般将 100Mbp s 的对性能的要求作为设计重 以及其他数字模块的同步时钟. 恢复时钟的性能将 Δ 点. 在这种模式 中 , 相邻相位之间时间间隔 t = ( ) 直接影响接收信号的信噪比 SN R ,从而决定数据 8n s/ 16 = 500p s. 根据时钟数据恢复的数字算法的仿 恢复的误码率. 本文设计的频率综合器为发送和接 真 ,抖动要求约为 2 % ～3 % baud = 160 ～240p s 收电路提供基本时钟信号. (p eakp eak) ,远小于 Δt ,满足此条件的时钟信号亦 应用于以太网收发电路的频率综合器的核心部