Lab1 基本门电路.pdfVIP

北京中教仪装备技术有限公司 实验一 基本逻辑门设计 一、 实验前准备 1. EXCD_1 可编程片上系统开发板； 2. 下载线； 3. 5V 电源。 二、 实验目的 熟悉使用 ISE 软件进行简单的 VHDL 文本方式设计，学习使用 USB 电缆或并口下载线 下载逻辑电路到 FPGA ，并能调试电路使其正常工作。熟悉数字电路集成设计的过程。 三、 实验原理 本实验主要设计基本的门电路，包括两输入与门，两输入与非门，两输入或门，两输入 或非门，两输入异或门，两输入同或门。 四、 实验内容 1. 启动软件 启动 xilinx ISE 软件，可以看到主界面有工程导向窗口，处理窗口，信息窗口以及用户 区四部分所构成，如图 1-1 所示。 图 1-1 xilinx ISE 主界面 1 北京中教仪装备技术有限公司 2. 创建工程 1）打开创建新工程管理窗口 在 ISE 主界面下，主菜单下选择 File-New Project 启动工程建立向导。弹出工程设置 对话框，如图 1-3 所示，需要分别制定工程名，工程路径以及顶层设计所使用的输入方式。 这里将工程名取为 gate 。 图 1-2 新建工程导向窗口 工程顶层文件设计输入方式选择下拉框中，有四种方式可供选择，分别为 HDL 、 Schematic、ENDIF 、NGC/NGD 。HDL 表示顶层设计使用 HDL 语言输入实现；Schematic 表示顶层设计使用原理图输入实现；ENDIF 表示顶层设计使用电子设计交换格式实现； NGC/NGD 表示顶层设计使用 NGC/NGD 网表实现。这里我们选择硬件描述语言作为顶层设 计的输入方式。而后直接点击图 1-2 中的Next 按钮。 2 ）选择目标器件 目标器件选择与平台硬件相关，其对话框如图 1-3 所示，包括以下选项：产品范围 （Produce Category ）、芯片系列（Family ）、芯片型号（Device ）、封装类型（Package ）、速 度信息（Speed ）、综合工具（Synthesis Tool ）、仿真工具（Simulator）、设计语言（Preferred Language ）。EXCD-1 开发板提供的芯片是 Xilinx Spartan 3E XC3S500E FPGA 器件，封装形 式为 PQ208 。具体设置参数参如图 1-3 所示，而后点击如图 1-3 中Next 按钮。 2 北京中教仪装备技术有限公司 图 1-3 目标器件设置窗口 3 ）创建新源文件 图 1-4 创建新源文件导向窗口 一个工程至少包含一个源文件，可在此时建立新的源文件，也可在工程建立完毕后，主 菜单下选择 Project-New Source 来建立源文件。我们选择此时建立新的源文件。点击“New Source”按钮，弹出新源文件建立向导，如下图 1-5 所示。向导提供多种源文件类型可供选 择，这里我们选择“VHDL Module ”，文件名命名为“gate ”，而后点击如图 1-5 中所示Next 3 北京中教仪装备技术有限公司 按钮。 图 1-5 创建新源文件导向窗口 2 模块定义窗口中所定义的内容是所要设计模块的实体说明，即模块的端口说明。本实验 所要实现的是基本门电路的设计，包括 2 输入与门、2 输入与非门、2 输入或门，2 输入或 非门、2 输入异或门、2 输入同或门。设定 a、b 为两个输入端口，6 个