ch41时序电路.pptVIP

第四章 时序逻辑电路 3.具有异步置位、复位端的维持阻塞D触发器 不管CP=0还是1，触发器置1态。 不管CP=0还是1，触发器置0态。 4.2.2 维持阻塞D触发器 Q Q 边沿触发器只有CP的上升沿或下降沿瞬间才能接受控制输入信号，改变状态，因此在一个时钟脉冲下，触发器最多只能翻转一次，从根本上杜绝了空翻的现象。 例：一上升沿触发的D触发器，设初态为1，试在给定CP、D下，画出Q和Q波形。 4.2.2 维持阻塞D触发器 1.电路结构和逻辑符号 4.2.3 利用传输延迟的JK触发器 G3、G4的传输延迟时间大于SR锁存器的翻转时间 两个与或非门的输入输出端交叉连接，构成基本SR锁存器 2.工作原理分析 （1）当CP=0时，触发器维持原状态不变 CP=0时，门G3、G4、G12、G22全部被封锁。 不管J、K如何变化，触发器维持原状态不变。 0 1 1 0 0 4.2.3 利用传输延迟的JK触发器 （2）CP=1时，触发器维持与CP=0时相同的状态 4.2.3 利用传输延迟的JK触发器 （3）CP由1变0时，触发器接收J、K信号翻转 结论：在CP下降沿接收输入信号， 。 4.2.3 利用传输延迟的JK触发器 例：传输延迟JK触发器，给定CP、J、K的波形如下，试画出相应的输出 Q 和 Q 波形。设