EDA考试相关复习题.docxVIP

下载本文档

3
0
约2.49千字
约 4页
2017-07-23 发布于河南
举报
版权申诉

EDA考试相关复习题.docx

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA考试相关复习题

这些程序认真复习记忆，简答题的答案课本上基本都有，另外最后复习课上复习的“根据代码绘制波形”的题（30分）一定要会，不会的周三（22号下午2:20~4点）在4216教室找我答疑。重点复习的实验程序：1．数据选择器：module mux_if(out,in0,in1,in2,in3,sel);output out;input[2:0] in0,in1,in2,in3;input[1:0] sel;reg[2:0] out; always @(in0 or in1 or in2 or in3 or sel)beginif(sel==2b00) out=in0;else if(sel==2b01) out=in1;else if(sel==2b10) out=in2;else out=in3;endendmodule定义一个顶层激励测试模块，实例化其选择器，设计出4种以上输入赋值情况module mux_tp;reg[2:0] in0,in1,in2,in3;reg[1:0] sel;wire[2:0] out;mux_if MUX4_1(out,in0,in1,in2,in3,sel);initialbeginin0=3b000; in1=3b001; in2=3b010;in3=3b011;sel=2b00;#5 sel=2b10;#5 in0=3b100; sel=3b01;#5 sel=2b01;#5 in1=3b101;in2=3b110; sel=2b01;#5 sel=2b11;#5 sel=2b10;#5 sel=2b00;endendmodule2．JK触发器.module JK（clr,clk,J,K,q）input clr,clk,J,K,q;output q;always @(negedge clk)if(!clr) q=0; else if((J==0)(K==1)) q=0; else if((J==1)(K==0)) q=1; else if((J==1)(K==1)) q=~q; else if((J==0)(K==0)) q=q;endmodule3.异步清零加载预置数功能双向移位寄存器。 module shifter(q，d，lod，clk，clr，s，dir，dil);input[7:0] d；input lod，clk，clr，s，dir，dil；output[7:0] q;reg[7:0] q; always@(posedge clk or negedge clr ) begin if(~clr) q=8 else if(lod) q=d; else if(s) begin q=q1; q[7]=dir; end else beginq=q1; q[0]=dil; endendendmodule4．全加器（真值表，逻辑表达式结合数电课程分析（这个知识点也要知道））1．结构级描述（门级）module full_add(a,b,cin,sum,cout);input a,b,cin;output sum,cout;wire m1,m2,m3;and (m1,a,b)； (m3,m2,cin)；xor (m2,a,b)； (sum,m2,cin);or (cout,m1,m3);endmodule2）RTL级描述module full_add(a,b,cin,sum,cout);input a,b,cin;output sum,cout;assign sum = a ^ b ^ cin;assign cout = a b | a !b cin | !a b cin;endmodule5）测试文件module test1;reg a,b,cin;full_add full_add(a,b,cin,sum,cout);initialbegin a = 0; b = 1; cin = 0;#10 cin = 1;#10 a= 1; b = 0;#10 a = 0;#10 cin = 0;#10 $finish;endendmodule2.计数器的设计（不带加载预置数的10进制计数器）module count10(out,cout,en,clr,