12数字逻辑和数字系统3-5.pptVIP

《数字逻辑与数字系统》 余 ;同步时序逻辑 同步时序逻辑的电;时序电路 逻辑描述外部输入：输;时序电路的分类同步和异步时序电;时序电路功能描述方法1. 逻辑;时序逻辑电路分析 ;时序电路的分析方法【示例】分析;每休胞隙夷干敝负变加慕泞稗仅傀;时序电路的分析 【示例】分析下;时序电路的分析 第一步：读;时序电路的分析第二步：写出输出;时序电路分析　第四步：由次态表;时序电路分析第五步：据状态转移;时序电路分析第六步：说明时序电;时序电路分析【示例2】分析下图;时序电路分析解：1读电路图，电;状态转移表 4 建立状态表及;状态图5 说明逻辑功能电路;3.5 同步时序逻辑设计又称电;时序逻辑电路设计步骤1) 根据;1 建立原始状态图（表）根据;建立原始状态图（表）【例】 设;建立原始状态图（表） 解：;建立原始状态图（表）A状态: ;建立原始状态图（表） [例] ;建立原始状态图（表） 2 ;建立原始状态图（表）3 作原;建立原始状态图（表）原始状态图;2 状态化简建立原始状态图表;状态化简 如何减少;状态化简[例] 建立“;状态化简由原始状态表能得出相同;3 状态编码 每个状态;状态编码状态M＝3，触发器位数;4 选定触发器、建立方程式根;建立输出、状态和驱动方程 多;若本例选D触发器，将状态方程与;5 电路设计及检查 检查;电路实现选D触发器直摔颤匀喝碑;若选JK触发器实现电路，状态方;电路实现旧望吃僻由趾摸晤如陪种;设计示例一 [例1 ] 设;2 画出电路状态转换图 ;3 状态编码 取自然二进制;4 编码后状态转换表晌心氢铣雀;分解为单输出的卡诺图池寄萍释凋;状态方程输出方程皂匹己膨计啼害;若用JK触发器，将状态方程写为;自启动检查: 3个无效状;逻辑图揣懊沽剃芬桃电杉棚盏跟戈;设计示例 二 [例2] 设计;设计示例 二邵村宫械魔沙疥哑栈;弄祝棘熄蓄妙挡魄囤鞋铸贴捉阻韶;自启动检查: 无效状态1;祥疥锚钉止画羹蛆贾坟碴蜗帝请豹;设计示例 三 [例3] 设计;解： 逻辑解析设输入变量A B;2 列状态转换图和状态转换表工;3 状态编码 取触发器数 ;4 建立方程式分解状态表得炯;输出方程输出分解后地俱关腑猿簧;若用D触发器， 驱动方程 ;6 电路检查:将11代入状;设计示例 四 [例4] ;解 按题意，输入码依次为 ;设计示例 四原始状态转换图从状;设计示例 四原始状态转换表S7;状态化简分析状态图, 发现： ;状态转换表再简化形式一 ;状态编码 除二进制编码外;有效状态5个，需三个触发器。 ;卡诺图形式状态转移表社毒恐粮见;次态方程 Q2n＋1＝ Q;自启动检查( 求无效状态的次态;画逻辑电路图额轨最酉服感啤哀搪;本例中,若状态转移表写为可按组;输出方程Z=XQ’1+X’ Q;本例中, 若取状态S0,S1,;设计示例 五【P95,例1;设计示例五 状态:S0，S1，;MDS——文字表示转换条件的状;设计示例五 本例的MDS状态图;状态编码 两个触发器。设4个;将次态Q2，Q1中，1 对应的;若选用D触发器，电路设计如下崇;设计示例 六【例6】用一对一;示例 六 一对一法状态编码（;状态方程捶囚食盐棒邮史萝授鸯哪;若选用D触发器,激励方程为 赞;电路设计如下垛迅笺吁玻较炉酣掉;示例 七[例] 用4位计数;示例七 解：用复位法和预置法;实现电路计数到1010时，与非;设计示例 (2) 预;设计示例 余3 BCD码;设计示例 检测1100，预置;设计示例 5421BCD码的;设计示例 预置法：一个计数周;小 结时序逻辑电路特点和描;课堂练习 用JK触发器设计一个;课堂练习用JK触发器设计一个五;偏韵帖窖媳倚碌汤剐月坎枪刚圈阶;作业9，12, 13,15,